

SDH 网络分析仪指针调整测试模块的设计与实现

王晓晖¹, 张志敏², 鲁 庆¹, 庄立运¹

(1. 淮阴工学院 电子与电气工程学院, 江苏 淮安 223003;
2. 中国移动通信集团江苏有限公司 淮安分公司, 江苏 淮安 220033)

摘要: 提出了一种 SDH 网络分析仪指针调整测试模块的设计方案, 该方案严格按照 ITU-T G. 707 和 ITU-T G. 783 的建议对 AU4/AU3 与 TU2/TU12/TU11 指针进行调整。通过编写 RTL 代码与仿真, 利用 FPGA 器件实现并与 SDH 测试仪、通信设备对接验证, 已广泛应用于 SDH 仪表和设备产品的研发。

关键词: SDH; 指针调整; NDF; 测试序列

中图分类号: TN914.332 **文献标识码:**A **文章编号:** 1002-5561(2013)07-0040-04

Design and implement of pointer adjustment module for SDH analyzer

WANG Xiao-hui¹, ZHANG Zhi-min², LU Qing¹, ZHUANG Li-yun¹

(1. Faculty of Electronic and Electrical Engineering,
Huaiyin Institute of Technology, Huaian Jiangsu 223003, China;
2. China Mobile Group Jiangsu Co.,Ltd.Huaian Branch, Huaian Jiangsu 220033, China)

Abstract: A module design scheme of pointer adjustment for SDH analyzer is presented. According to the recommendation of ITU-TG.707, ITU-TG.783, it is designed to adjust the pointer of AU3/AU4 and TU2/TU12/TU11. The RTL code of design has been coded in Verilog and simulated with NC-VERILOG software, certificated by FPGA hardware platform, SDH analyzer and SDH equipment. It has been widely used in research and development of SDH measurement instrument and equipment and so on.

Key words: SDH; pointer adjust; NDF; testing sequence

0 引言

SDH 技术作为一种先进的传输体系, 具有路由自选择能力、上下电路方便、维护和控制管理功能强、标准统一、完全兼容 PDH、便于传输更高速率的业务等优点, 能很好地适应通信网飞速发展的需要。根据 ITU-T G.707 建议^[1], 在 SDH 的体系结构中采用同步与异步共存方式映射复用支路的数据, 其中对于异步映射来说, 必须要解决数据同步的问题, 根据 ITU-T G.707 建议, 其提出了指针调整的方法来解决的这些异步映射同步化的问题。因此需要相关具有指针调整检测能力的仪表进行相关设备的测试, 便于确认其指针调整的能力。

本文提出一种 SDH 网络分析仪指针调整测试模块的设计方案, 方案共分两部分: 发送部分对产生的

收稿时间: 2013-04-23。

作者简介: 王晓晖(1981-), 男, 硕士研究生, 讲师, 主要研究方向为集成电路设计与 EDA 技术研究。

数据按照指针序列进行调整; 接收部分对接收到的指针进行分析, 分析其是否按照某特定的序列进行调整。

1 指针调整测试序列的设计

根据总体 SDH 网络分析仪的设计需求, 结合 ITU-T G.783 建议, 我们设计了如下指针调整测试 A-SEQ、B-SEQ、C-SEQ、D-SEQ、E-SEQ、F-SEQ、G1-SEQ、G2-SEQ、G3-SEQ、H1-SEQ、H2-SEQ、H3-SEQ、I-SEQ、J1-SEQ、J2-SEQ、J3-SEQ 序列, 只有通过这些调整序列的测试, 才能经受设备在实际使用过程中发生的各种指针调整情况的考验。A-SEQ 是单极性的序列, 根据用户配置的调整方式, 以 T1 为周期对指针进行正调整或者负调整。B-SEQ 序列是单极性的序列, 以 T2 为周期对指针进行正调整或者负调整, 在第 4 个 T2、紧邻 T3 时突发调整一次, 且调整方式为用户配置正调整或负调整。C-SEQ 序列是单极性的序列, 以 T2 为周期对指针进行正调整或者负调整, 并在第 4

个 T_2 时忽略这次调整机会,而其它时刻调整机会正常,且调整方式为用户配置正调整或负调整。 D_SEQ 序列是双极性的序列,以 T_1 为周期对指针进行正负交替调整,并且每次调整后距其 T_3 时刻进行突发调整,整体进行正负交替调整。 E_SEQ 序列是单极性极性的序列,以 T_1 为周期对指针进行正或者负调整,但在调整前应有初始化时间与冷却时间。 F_SEQ 序列是单极性极性的序列,以 T_1 为大周期, T_2 为小周期,在 T_1 周期内每个 T_2 个周期都进行一次正调整或者负调整,调整的次数受寄存器 mpi_burst_num 的值限制。 $G1_SEQ$ 序列是单极性的序列,以 T_2 为周期,以 90 个 T_2 为 1 大周期,其中前 87 个 T_2 周期都进行一次正调整或者负调整,后 3 个 T_2 周期不进行调整。 $G2_SEQ$ 序列是单极性极性的序列,以 T_2 为周期,以 90 个 T_2 为 1 大周期,前 43 个 T_2 周期都进行一次正调整或者负调整,在距离第 43 个 T_2 周期后 T_3 个时突然增加一次调整,后 44 个 T_2 周期正常进行正或负调整,最后的 3 个 T_2 不进行调整。 $G3_SEQ$ 是单极性的序列,以 T_2 为周期,以 90 个 T_2 为 1 大周期,前 86 个 T_2 周期,每个周期都进行一次正调整或者负调整,最后 4 个 T_2 周期不进行调整。 $H1_SEQ$ 序列是单极性的序列,调整方式与上述 E 序列类似。 $H2_SEQ$ 序列是单极性极性的序列,调整方式与上述 B 序列类似。 $H3_SEQ$ 序列 $H3$ 是单极性极性的序列,调整方式与上述 C 序列类似。 I_SEQ 序列是单极性的序列,以 T_1 为大周期,并在 T_1 周期内每隔 T_2 周期进行一次正或者负调整,但调整次数受 mpi_burst_num 限制,在第一个 T_2 周期开始时,距离 T_3 时刻突发增加一次正调整或者负调整。 $J1_SEQ$ 序列是单极性的序列,以 27 个 T_2 为大周期,在前 26 个 T_2 周期内每隔 T_2 周期进行一次正调整或者负调整,且在第 27 个 T_2 时刻取消一次调整机会。 $J2_SEQ$ 序列是单极性的序列,以 27 个 T_2 为大周期,在前 13 个 T_2 周期内每隔 T_2 周期进行一次正调整或者负调整,在第 13 个 T_2 周期后距离其 T_3 时刻增加一次调整机会,并在第 14 个 T_2 到第 26 时刻正常进行类似前面的正调整或者负调整,在第 26 个 T_2 时候距离其 T_3 时刻增加一次正或负调整机会,第 27 个 T_2 时刻取消一次调整机会。 $J3_SEQ$ 序列是单极性的序列,以 27 个 T_2 为大周期,先在前 25 个 T_2 周期内每隔 T_2 周期进行一次正或者负调整,然后在第 26、27 个 T_2 时刻取消调整机会。上述 T_1 、 T_2 和 T_3 一般都是以帧周期 $125\mu s$ ^[23] 为单位。部分典型的调整序列图如图 1 所示。




图 1 部分指针调整序列图

2 指针调整测试模块方案的设计

根据 SDH 网络分析仪的实际需求,指针调整模块大体上可以分成两个部分:发送部分和接收部分。其中,发送部分主要完成根据寄存器配置的信息,实现指针值按调整序列进行有规律的变化并通过 SDH 网络分析的相关接口将数据发送到被测设备;接收部分实现的功能主要是,分析从被测设备数据的指针值变化情况是否与发送的指针调整测试序列保持一致。

具体的指针调整测试模块的详细设计方案如图 2 所示。外部输入的信号主要包含寄存器配置信号。 mpi_start_adj 寄存器表示启动指针调整的开始信号。 mpi_ttuptr_en 用于选择 AU 指针调整或者 TU 指针调整。 mpi_adj_type 寄存器用于选择的指针调整方式,包括单次调整、NDF 形式调整和按指针调整序列调整。 $mpi_dec_inc_ind$ 寄存器用于选择调整方式为采用正或者负调整。 mpi_t1 、 mpi_t2 和 mpi_t3 表示调整周期 $T_1/T_2/T_3$ 的参数。 mpi_auptr_val 和 mpi_tuptr_val 寄存器用于 CPU 配置的 AU/TU 指针初始值。 mpi_burst_num 寄存器用于表示 CPU 配置的突发调整的次数。 mpi_ttu_en 寄存器用于表示调整 AU 或者 TU 指针。 mpi_ttu_type 寄存器用于表示 TU 类型,包括 TU11、TU12、TU3 和 TU2。 $tau4_no$ 、 $tau3_no$ 寄存器用于表示第几个 AU4 和第几个 AU3,其中 AU4 通道数最高支持 64 个,AU3 最高支持 3 个。

指针调整测试模块结构图如图 2 所示,各个模块的功能描述总体可以分为如下 11 个方面。

① 信号延时模块与指针调整开始边沿检测模块的输出信号为 $start_pulse$,它通过将外部输入的信号进行延时处理,留备后面的其它模块来进行数据处理,如指针调整开始信号 mpi_start_adj 经过延时后 1 个周期与 2 个周期的信号 $mpi_start_adj_d1$ 、 $mpi_start_adj_d2$ 。




图 2 指针调整测试模块

`start_adj_d2`, 通过判断这两个信号的值来判断指针调整开始信号的上升沿脉冲,从而确定指针调整的开始。

② 帧脉冲信号处理模块,主要功能实现帧调整脉冲信号 fp 作为调整周期的基本单位,系统提供标准 8kHz^[4,5]的 SDH 帧脉冲指示信号 tfp8k,如果选择 AU 指针调整,那么可以直接用 tfp8k 信号作为帧脉冲调整信号 fp。如果选择 TU 指针调整模块,且 TU 类型为 TU3,那么当 AU4 和 AU3 通道信号计数器 tau4_no 和 tau3_no 都为 0 时,表示第一个 AU4 和第一个 AU3 通道,并且 VC4 通道首字节 tvc4adj_j1slot_d2 信号为 1 时 fp 赋值为 1,其余时候都为 0。如果 TU 指针类型为 TU11/TU12/TU2 时,当 tau4_no,tau3_no 为“0”时,tvc4adj_j1slot_d2,thp_h4_data 值为 1 时,fp 赋值为 1,其余时候为 0。

③ 第一次调整测试循环周期 $T1$ 模块输出信号为 fst_cyc_cnt 和 $fst_cyc_cnt_eq_t1$, 主要实现功能是完成周期 $T1$ 的循环计数, 并产生用来表示计数达到预设值的指示信号。当帧指示信号 fp 为 1 时, 如果 fst_cyc_cnt 的值等于预设的 $T1$ 值, 或者当开始帧调整脉冲信号 $start_pulse$ 为 1 时, 那么计数器 fst_cyc_cnt 值清零, 其余时刻计数器的值进行累加 1 运算。且当 fst_cyc_cnt 的值等于 $t1$ 时, 指示信号 $fst_cyc_cnt_eq_t1$ 为 1。

④ 第二次调整测试循环周期 T_2 模块输出信号为 sec_cyc_cnt , 在帧脉冲信号 fp 等于 1 的前提下, 若开始帧调整脉冲信号 start_pulse 为 1 时, 那么计数器 sec_cyc_cnt 值清零; 其它情况下, 如果指针调整类型

寄存器的值 `mpi_adj_type` 等于序列 `F_SEQ` 或者 `I_SEQ` 时, 且计数器 `fst_cyc_cnt`、`sec_cyc_cnt` 的值不等于 `t1`、`mpi_t2`, 那么 `sec_cyc_cnt` 自身累加 1, 反之计数器 `fst_cyc_cnt` 清零。

⑤ 增发调整计数器 BURST 模块，输出信号为 burst_cnt，在帧脉冲信号 fp 等于 1 的前提下，若开始帧调整脉冲信号 start_pulse 为 1 时，那么计数器 burst_cnt 值清零。若指针调整类型寄存器 mpi_adj_type 的值为 G1_SEQ、G2_SEQ 和 G3_SEQ，在 sec_cyc_cnt 的值等于 mpi_t2 前提条件下，若计数器 burst_cnt 的值不等于 89 时计数器 burst_cnt 自身累加 1，反之 burst_cnt 的值清零。若指针调整类型寄存器 mpi_adj_type 的值为 J1_SEQ、J2_SEQ 和 J3_SEQ 时，在 sec_cyc_cnt 的值等于 mpi_t2 前提条件下，当计数器 burst_cnt 的值不等于 26 时计数器 burst_cnt 自身累加 1，反之计数器 burst_cnt 的值清零。

⑥ 指针调整突增/突减帧次数计数器模块的输出信号为 `add_cancel_cnt`，若指针类型寄存器 `mpi_adj_type` 为 `D_SEQ`，在 `fst_cyc_cnt` 未计数到 `t1` 值时，计数器 `add_cancel_cnt` 自身累加 1，反之其自身清零。调整类型 `mpi_adj_type` 不等于 `D_SEQ` 时，若计数器的值 `sec_cyc_cnt` 或者 `sec_cyc_cnt` 等于其预先系统配置的值 `t1`, `mpi_t2` 时计数器 `add_cancel_cnt` 清零，否则自身累加 1。

⑦ 指针调整极性指示信号产生模块,其输出信号为 polarity,在帧脉冲信号 fp 等于 1 的前提下,若帧调整开始信号 start_pulse 为高电平时,则寄存器 polarity 清零;反之,若 fst_cyc_cnt 等于预设的 $t1$ 的值,则寄存器 polarity 在 +1 与 -1 之间交替变化。

⑧ 指针调整突增/突减标识信号产生模块，其输出信号为 `add_cancel_flag`，在帧脉冲信号 `fp` 等于 1 的前提下，若帧调整开始信号 `start_pulse` 为高电平时则寄存器 `polarity` 清零；否则，若 `mpi_adj_type` 等于 `D_SEQ`，且计数器 `fst_cyc_cnt` 的值等于 0，那么 `add_cancel_flag` 的值置 1，若 `fst_cyc_cnt` 的值等于 `mpi_t3`，那么 `add_cancel_flag` 的值置 0。其它指针序列条件下，当

fst_cyc_cnt 的值等于 $t1$ 与 mpi_t2 的差值条件下,那么 add_cancel_flag 的值置 1, 否则若 fst_cyc_cnt 的值等于 $t1$ 时那么 add_cancel_flag 的值置 0。

⑨指针正负调整指示信号产生模块,其输出信号为 inc_flag、dec_flag,通过上述产生的各种计数器及各种指示信号按照调整序列的不同类型,分别产生相应的指针正调整或者负调整的指示信号。

⑩ AU/TU 指针值及 H1V1H2V2 字节产生模块,根据初始化的 AU、TU 指针值,按照指针正调整或者负调整的指示信号 inc_flag、dec_flag 进行指针开销字节 H1V1、H2V2 及指针值 ptr_val 的计算。图 3 所示为 16bit 指针结构图,图中 4 个 N 比特表示新数据标示符号(NDF),用来表示指针内容是否发生变化; SS 比特位位于 H1 字节的第 5 到第 6 比特,对于 AU-4 和 TU-3 来说,SS 的值为 10; 4 个 I 与 4 个 D 比特表示指针的值,I 表示正调整,D 表示负调整。指针值在进行增减的同时要遵守指针调整的基本原则:若进行非 NDF 形式的指针调整,此时 4 个 N 比特的值中至少有 3 个比特的值与序列“0110”保持一致;当进行正调整时,5 个 I 比特的值与前一帧的值相反,即与参数 H1V1_INC_INVERSE 进行异或运算;当进行负调整时,5 个 D 比特的值与前一帧的值相反,即与参数 H1V1_DEC_INVERSE 进行异或运算。接下来,一帧需要对指针的值 I 位置字符与 D 位置的字符还原为原来的值,并加或减 1 作为新的指针值。AU4/AU3/TU3 每次帧调整至少需要 3 个帧周期,对于 TU11/TU12/TU2 则每次帧调试至少需要 12 个帧周期。U3/AU4 每次净负荷调整 A 的单位为 3 个字节。若进行 NDF 模式的“至少”调整,在第一帧的时候需要将 4 个比特的 N 字符的值使其至少有 3 个比特与序列“1001”保持一致,并将新的指针值直接赋值给 10 个比特的指针值开销比特。根据上述调整准则所得结果,其它模块产生的增加调整信号,对指针值 ptr_val 与 h1v1、h2v2 字节进行相应的处理。

⑪其它几个模块包括 AU 指针值产生模块、TU 指针值产生模块、高阶通道指针调整后首字节 J1 指示信号产生模块、AU/TU 指针值所位于的开销字节产生模块、高阶通道调整机会字节指示信号模块、低阶通道调整后首字节 J1V5 指示信号模块和低阶通道调整后净负荷首字节指示信号模块。这些模块的主要功能是根据 AU 与 TU 的指针值产生高阶通道首字节 J1 与低阶通道首字节 J1V5 所处位置的指示信号^⑩,并根据指针的负调整情况,将调整机会(如 H3H3H3 字节)作为

高阶通道的净负荷字节;反之,当指针进行正调整时,将部分净负荷字节作为调整机会字节,而不装载任何数据;产生高阶通道数据与低阶通道数据指示信号,便于其它模块使用。同时产生相应的指针开销字节 auh1、auh2、tuh1v1 和 tuh2v2 作为输出信号。

3 设计方案的实现与验证

本设计方案采用 Verilog 硬件描述语言完成相关各个子模块与顶层模块的 RTL 编码,并采用模块例化的方法,自上而下地设计整个模块。同时,利用仿真工具 NC-VERILOG 完成了 RTL 行为级仿真,其仿真结果与设计方案的目的吻合。按照设计方案中的各种指针调整测试序列,对设计指标中的 AU 和 TU 指针都进行了遍历测试。最终选用赛灵思公司的 V5 系列 XC5VLX85 FPGA 器件为核心开发板,利用赛灵思公司综合工具 ISE 与 SYNPLIFY 综合工具融合的办法实现了设计方案的综合、布局布线和静态时序分析,从而进行板级验证。通过与 SDH 网络分析测试仪和 MSTP 网络分析仪对接,并与相关的设备进行系统验证,验证结果证明本方案是正确的、可行的。

4 结束语

本文严格遵循 ITU-T G.707、ITU-TG.783 建议的要求,设计并实现了 AU4、AU3、TU3、TU2、TU12 和 TU11 指针调整的测试模块的方案,其调试方式可以进行正或负调整;可以按照 NDF 的方式进行调试;可以按照测试序列进行调整。本方案经过 RTL 级原型验证和 FPGA 板级验证后,产品通过与 SDH 测试仪及相关的 SDH 设备进行对接测试,达到了设计的需求。本方案也可以封装成 IP 核供其它设计方案使用,并已成功地应用于国内外 SDH 仪表或 SDH 系统设备中,为产品研发节省了大量成本。

参考文献:

- [1] ITU-T G.707. Network node interface for the synchronous digital hierarchy[S].
- [2] 王晓晖,张志敏,鲁庆,等.用于 SDH 帧定位芯片研究与开发[J].光通信技术,2012,35(9):38-41.
- [3] 王晓晖,倪伟,王士湖,等.SDH 网络分析仪接收模块的设计[J].光通信技术,2011,35(9):19-21.
- [4] 王晓晖,马琪,岳彩发.SDH 网络分析测试仪发送模块的设计[J].光通信技术,2009,33(7):18-20.
- [5] 岳彩发,马琪,王晓晖.用于 SDH 网络分析的 E1/T1 解映射和帧处理电路设计[J].光通信技术,2009,35(9):26-29.
- [6] 叶波,李天望,罗敏.2.5Gb/s SDH/SONET 指针处理器芯片实现[J].光通信技术,2010,34(8):5-7.

微波射频测试仪器使用操作培训

易迪拓培训(www.edatop.com)由数名来自于研发第一线的资深工程师发起成立, 致力并专注于微波、射频、天线设计研发人才的培养; 现已发展成为国内最大的微波射频和天线设计人才培养基地, 推出多套微波射频以及天线设计培训课程, 广受客户好评; 并先后与人民邮电出版社、电子工业出版社合作出版了多本专业图书, 帮助数万名工程师提升了专业技术能力。客户遍布中兴通讯、研通高频、埃威航电、国人通信等多家国内知名公司, 以及台湾工业技术研究院、永业科技、全一电子等多家台湾地区企业。

易迪拓培训课程列表: <http://www.edatop.com/peixun/rfe/129.html>

微波射频测量仪器操作培训课程合集



搞硬件、做射频, 不会仪器操作怎么行! 对于射频工程师和硬件工程师来说, 日常电路设计调试工作中, 经常需要使用各种测试仪器量测各种电信号来发现问题、解决问题。因此, 熟悉各种测量仪器原理, 正确地使用这些测试仪器, 是微波射频工程师和硬件工程师必须具备和掌握的工作技能, 该套射频仪器操作培训课程合集就可以帮助您快速熟悉掌握矢量网络分析仪、频谱仪、示波器等各种仪器的原理和使用操作…

课程网址: <http://www.edatop.com/peixun/rftest/vna/67.html>

矢量网络分析仪使用操作培训课程套装

矢量网络分析仪是最常用的测试仪器是射频工程师和天线设计工程师最常用的测试仪器; 该套培训课程套装是国内最专业、实用和全面的矢量网络分析仪培训教程套装, 包括安捷伦科技和罗德施瓦茨公司矢量网络分析仪的 5 套视频培训课程和一本矢网应用指南教材, 能够帮助微波、射频工程师快速地熟悉掌握矢量网络分析仪使用操作…

课程网址: <http://www.edatop.com/peixun/rftest/vna/34.html>



示波器使用操作培训课程套装

示波器是硬件和射频工程师几乎在每天的工作中都会用到仪器, 因此掌握示波器的原理并能够正确使用示波器是所有从事电子硬件电路设计和调试的工程师必须具备的最基本的技能。本站推出的示波器视频培训课程套装既有示波器的基本原理以及示波器性能参数对测量结果影响的讲解, 也有安捷伦和泰克多种常用示波器的实际操作讲解, 能够帮助您更加深入地理解手边常用的示波器从而更加正确地使用示波器…

课程网址: <http://www.edatop.com/peixun/rftest/osc/49.html>

