• 易迪拓培训,专注于微波、射频、天线设计工程师的培养

PCB Layout指南

录入:edatop.com     点击:

1. 一般规则
    1.1 PCB板上预划分数字、模拟、DAA信号布线区域。
    1.2 数字、模拟元器件及相应走线尽量分开并放置於各自的布线区域内。
    1.3 高速数字信号走线尽量短。
    1.4 敏感模拟信号走线尽量短。
    1.5 合理分配电源和地。
    1.6 DGND、AGND、实地分开。
    1.7 电源及临界信号走线使用宽线。
    1.8 数字电路放置於并行总线/串行DTE接口附近,DAA电路放置於电话线接口附近。

2. 元器件放置
    2.1 在系统电路原理图中:
        a) 划分数字、模拟、DAA电路及其相关电路;
        b) 在各个电路中划分数字、模拟、混合数字/模拟元器件;
        c) 注意各IC芯片电源和信号引脚的定位。
   

    2.2 初步划分数字、模拟、DAA电路在PCB板上的布线区域(一般比例2/1/1),数字、模拟元器件及其相应走线尽量远离并限定在各自的布线区域内。

Note:当DAA电路占较大比重时,会有较多控制/状态信号走线穿越其布线区域,可根据当地规则限定做调整,如元器件间距、高压抑制、电流限制等。

    2.3 初步划分完毕後,从Connector和Jack开始放置元器件:
        a) Connector和Jack周围留出插件的位置;
        b) 元器件周围留出电源和地走线的空间;
        c) Socket周围留出相应插件的位置。
   

    2.4 首先放置混合型元器件(如Modem器件、A/D、D/A转换芯片等):
        a) 确定元器件放置方向,尽量使数字信号及模拟信号引脚朝向各自布线区域;
        b) 将元器件放置在数字和模拟信号布线区域的交界处。

    2.5 放置所有的模拟器件:
        a) 放置模拟电路元器件,包括DAA电路;
        b) 模拟器件相互靠近且放置在PCB上包含TXA1、TXA2、RIN、VC、VREF信号走线的一面;
        c) TXA1、TXA2、RIN、VC、VREF信号走线周围避免放置高噪声元器件;
        d) 对於串行DTE模块,DTE EIA/TIA-232-E

系列接口信号的接收/驱动器尽量靠近Connector并远离高频时钟信号走线,以减少/避免每条线上增加的噪声抑制器件,如阻流圈和电容等。

    2.6 放置数字元器件及去耦电容:
        a) 数字元器件集中放置以减少走线长度;
        b) 在IC的电源/地间放置0.1uF的去耦电容,连接走线尽量短以减小EMI;
        c) 对并行总线模块,元器件紧靠
        Connector边缘放置,以符合应用总线接口标准,如ISA总线走线长度限定在2.5in;
        d) 对串行DTE模块,接口电路靠近Connector;
        e) 晶振电路尽量靠近其驱动器件。

    2.7 各区域的地线,通常用0 Ohm电阻或bead在一点或多点相连。

3. 信号走线
    3.1 Modem信号走线中,易产生噪声的信号线和易受干扰的信号线尽量远离,如无法避免时要用中性信号线隔离。
Modem易产生噪声的信号引脚、中性信号引脚、易受干扰的信号引脚如下表所示:
===============================================================
| Noise Source | neutral | noise
sensitive

-----------+----------------+----------------+-----------------
VDD,GND, AGND | | 31,38,34,37 |

-----------+----------------+----------------+-----------------
Crystal | 52,53 | |

-----------+----------------+----------------+-----------------
Reset | | 35 |

-----------+----------------+----------------+-----------------
Memory BUS| 1-6,9-10,12-13 | |
| 43-50,58-68 | |

-----------+----------------+----------------+-----------------
NVRAM | | 39,42 |

-----------+----------------+----------------+-----------------
Telephone | | 7-8,36,51,54 | 24-25,30,32-33

-----------+----------------+----------------+-----------------
Audio | | | 23,26-29

-----------+----------------+----------------+-----------------
串行DTE | 40-41 | 11,14-22,55-57 |

===============================================================


===============================================================
| Noise Source | neutral | noise
sensitive

-----------+----------------+----------------+-----------------
VDD,GND, AGND | | 31,38,34,37 |

-----------+----------------+----------------+-----------------
Crystal | 52,53 | |

-----------+----------------+----------------+-----------------
Reset | | 35 |

-----------+----------------+----------------+-----------------
Memory BUS| 1-6,9-10,12-13 | |
| 43-50,58-68 | |

-----------+----------------+----------------+-----------------
NVRAM | | 39,42 |

-----------+----------------+----------------+-----------------
Telephone | | 7-8,36,51,54 | 24-25,30,32-33

-----------+----------------+----------------+-----------------
Audio | | | 23,26-29

-----------+----------------+----------------+-----------------
并行总线 | 11,14-22,40-41 | |
| 55-57 | |

===============================================================


Cadence Allegro 培训套装,视频教学,直观易学

上一篇:CADENCE安装后MSVCR90.dll的问题解决
下一篇:如何让 Allegro 显示过孔的网络名?

PCB设计培训课程推荐详情>>

  网站地图