• 易迪拓培训,专注于微波、射频、天线设计工程师的培养
首页 > 电子设计 > PCB设计 > Allegro PCB技术问答 > 如何实现“包地"?

如何实现“包地"?

录入:edatop.com     点击:

 请问各位高手,在Allegro中如何实现“包地”,比如说时钟线的“包地”,还是必须在Spectra里实现,如何操作?谢谢

手动,就是画根gnd net的线把要包的给包起来注意同层别。要均匀的打上via已保证快速接地,

但在allegro中如何只添加一根net名为GND的线呢

可以通过设置约束来实现。

能说的具体点吗/我正急需这方面的资料.可以的话也可以发到我的邮箱里.谢谢!

E_mail:yang_xiaojuan@163.com

正想知道,还请楼上的说清楚点!

Cadence Allegro 培训套装,视频教学,直观易学

上一篇:谁知道去哪里下载到Cadence SPECCTRA啊?
下一篇:如何显示原理图中的器件管脚号

PCB设计培训课程推荐详情>>

  网站地图