• 易迪拓培训,专注于微波、射频、天线设计工程师的培养
首页 > 电子设计 > PCB设计 > Allegro PCB技术问答 > cadence原理图出错:不知是何原因,请赐教!

cadence原理图出错:不知是何原因,请赐教!

录入:edatop.com     点击:

Severity : Error (HDL Direct)
Description : 274: Instance name does not match the module name in the entity declaration.
Object dump:
{
    page:  1
    instance:  I2436
    cell name: RESISTOR
}
在concept_hdl中画原理图时,调用自己创建的电阻,保存时出如上提示,请各位高人指点迷津,谢谢先!

Cadence Allegro 培训套装,视频教学,直观易学

上一篇:大家帮我看看从PCB Editor到 router出的错怎么改?
下一篇:15.5出Gerber的问题(求助)

PCB设计培训课程推荐详情>>

  网站地图