• 易迪拓培训,专注于微波、射频、天线设计工程师的培养
首页 > 电子设计 > PCB设计 > Allegro PCB技术问答 > Cadence中原理图问题,求助

Cadence中原理图问题,求助

录入:edatop.com     点击:
capture原理图中,如果原理图库在建库添加了SWAP_INFO属性,在设置全局交换管脚时会出现导不出网表,怎么解决?

应该把error的信息贴上来,凭空没人能准确回答。
我猜这个应该是多PART的库吧,只对其中一个添加了属性,而没有应用到剩下的PART上,生成不了Netlist.

Cadence Allegro 培训套装,视频教学,直观易学

上一篇:大家来说说,阻抗线是越宽越好吗?
下一篇:constraint 設置問題

PCB设计培训课程推荐详情>>

  网站地图