• 易迪拓培训,专注于微波、射频、天线设计工程师的培养
首页 > 电子设计 > PCB设计 > Allegro PCB技术问答 > allegro 里面Shape to Route Keepin Spacing怎么设置

allegro 里面Shape to Route Keepin Spacing怎么设置

录入:edatop.com     点击:
allegro 里面Shape to Route Keepin Spacing怎么设置

想要多大的spacing就把你的route keepin再往裏面內縮多少。大家說我說的對不對。哈哈哈

这个有法设置?我也想学..

这个间距没得设,只有你布的线和铜皮超过了Route Keepin ,就会报错。
换句话说,设置了Route Keepin,走线和铜皮只能在Route Keepin范围里面

画Route Keepin的目的就是为了防止你的走线、shape、via等超出某个范围的,所以有超出route keepin的shape、走线或via就会报错,这个就是提醒你超出范围了。
如果你不想报错,不画就可以了。

你这个是需要沿route keepin铺铜 然后缩进一定的距离吧~~我只想到有这种可能了~用z-copy 然后设置缩进值=你想要的间距值 就可以了~

你先设置Route Keepin的范围,再设置Shape在Route Keepin的基础往内缩不就可以了

这个就属于范围限制的作用吧,不知道小编还设置这个距离干什么,可以把Route Keepin设置小一些就可以了啊

LISTING: 1 element(s)
           < DRC ERROR >
  Class:           DRC ERROR CLASS
  Subclass:        TOP
  Origin xy:       (1240.16 220.00)
  Constraint:      Shape to Route Keepin Spacing
  Constraint Set:  DEFAULT
  Constraint Type: NET SPACING CONSTRAINTS
  Constraint value: 0 MIL
  Actual value:     40 MIL
  - - - - - - - - - - - - - - - - - - - -
  Element type:    SHAPE
  Class:           ETCH
  Subclass:        TOP
  On a Dummy Net
  - - - - - - - - - - - - - - - - - - - -
  Element type:    SHAPE
  Class:           ROUTE KEEPIN
  Subclass:        ALL
这个DRC如何消除;

已解决,是工艺边上的铜皮报错,属于正常,可以不用管,谢谢大家哈。

Cadence Allegro 培训套装,视频教学,直观易学

上一篇:请教大家一个困扰了我很久的问题(allegro软件)!
下一篇:第一块Allegro PBC,高手多多指点,感激不尽!

PCB设计培训课程推荐详情>>

  网站地图