• 易迪拓培训,专注于微波、射频、天线设计工程师的培养
首页 > 电子设计 > PCB设计 > Allegro PCB技术问答 > 有个阻抗的问题,一直搞不明白

有个阻抗的问题,一直搞不明白

录入:edatop.com     点击:
有个最抗的问题,一直搞不明白,  书上说在走高频微带线的时候,对地最抗要求50欧姆, 通过调整线与地线参考层的距离来调整阻抗;
我可以这样理解吗 ,这个阻抗是高频最抗,对地阻抗是对某一个频率而言的,如果频率变了,这个阻抗也会变;
那么在很多资料中的 微带线50欧姆最抗,是对哪一个频率来说的呢?  10M?  100M?  1G? , 谢谢大家指导。

你的问题比较有意思。阻抗确实是与频率有关系的,一般情况来讲,很多在介绍阻抗的时候都是不加频率的。如果是PCB设计,很多都是按1M的参数来确定其阻抗。你可以通过调整参考层的距离或者是线宽来改变阻抗。如果是差分的话可以调整间距。当然如果可以改材料,也能改变其阻抗。

哦,非常感谢啊,  画高频的 500M的板子,也是按照1M算阻抗的吗?求解,谢谢

高频的时候,阻 抗是要考虑的,阻 抗最怕是不连续, 100M、500M 时阻 抗变化不大。不要天天对阻抗的大小太较真。

信号完整性上面是这么描述的。
假设传输线均匀,信号在任何地方感受到的阻抗相同,这个阻抗值表示整个传输线的特性阻抗。(如50欧姆)
无损模型:Z=L/C^1/2。
影响单位电容与电感就影响了特性阻抗。

阻抗的连续性比阻抗的具体数值更重要。

学习了,连续比数值重要

恩,没有问题,就这样计算就可以啦

连续性是很重要,但是要整个链路都连续。当然,如果是500M的信号(除了时钟信号),一般都不会有太大的问题。

“阻抗的连续性” 不是很了解,端接电阻是不是就是为了做这个的啊?,
再请教一下啊,比如说这种情况   一个CPU高速数据信号到 SDRAM缓存的输入结构, CPU输出端口是有一定阻抗的, SDRAM的端口是有一定阻抗的, 假设中间型号线已经做了50ohm的对地阻抗匹配了,那么怎么做对两个端口的 最抗匹配呢,求高手解啊,谢谢啊;

谢谢,前辈啊, “阻抗的连续性”, 比如手两个芯片的高速数据通讯, 引脚输出,与引脚输入,加微带线, 怎么做到三个都阻抗连续呢,谢谢,求解啊

阻抗连续性就是整个链路的阻抗都一致。
关于你说的SDRAM的阻抗匹配也是一样的。

呵呵,后面讨论的都对啊。   

多多学习中 高频要理论的支持

好的,有没有什么书推荐啊?

Cadence Allegro 培训套装,视频教学,直观易学

上一篇:原理图DRC错误,怎么更改source library
下一篇:ORCAD能不能实现这样子。

PCB设计培训课程推荐详情>>

  网站地图