- 易迪拓培训,专注于微波、射频、天线设计工程师的培养
allegro16.5 问题
录入：edatop.com 点击：
有没有遇见过，用16.5版本的allegro，在布线时，器件有几个pin网络本来是空的，但是后面发现这几个pin变成了有网络（没有更新网表），请帮忙解决下这个是什么问题，非常感谢！
应该是电源脚，原理图上的power脚即使不连pcb上也是有网络的，除非将pin propertity type改成passive
谢谢，空pin上面变有网络包括电源，地，也有其他信号，这种在之前都没遇见过，就这次才出现的
Cadence Allegro 培训套装，视频教学，直观易学
上一篇：请教下大家，网表导入好慢，要等五分钟左右。之后就死掉了。怎么解啊 ？
下一篇：allegro如何添加mark点？
