- 易迪拓培训,专注于微波、射频、天线设计工程师的培养
有关栅格点的问题
录入：edatop.com 点击：
弱弱的问下
在布局与走线时，大家都是按着栅格点来的。我有个疑问就是，有时一个元器件（比如说是CPU)，四周的空间有限，而按着栅格点对齐放的话，可能放不下，此时大家是如何做的?（自己习惯不好，差不多都是设很小栅格点来布局的）
还有走线时，有的元器件中心点出线方式并不一定刚好在栅格点上面，此时大家是如何处理的?大家可能会说，不管是不是在栅格点上面，都是可以从栅格点上面看出来的。这个是可以通过栅格点看出来的，（但是对于密底比较大的PCB来说，并不能刚好保证走线的间距刚好等于安全间距，可能要大于那么点）走线之间的间距如果都比安全间距都要大那么一点的话，是很浪费有限走线空间的。
在布局与走线时，大家都是按着栅格点来的。我有个疑问就是，有时一个元器件（比如说是CPU)，四周的空间有限，而按着栅格点对齐放的话，可能放不下，此时大家是如何做的?（自己习惯不好，差不多都是设很小栅格点来布局的）
还有走线时，有的元器件中心点出线方式并不一定刚好在栅格点上面，此时大家是如何处理的?大家可能会说，不管是不是在栅格点上面，都是可以从栅格点上面看出来的。这个是可以通过栅格点看出来的，（但是对于密底比较大的PCB来说，并不能刚好保证走线的间距刚好等于安全间距，可能要大于那么点）走线之间的间距如果都比安全间距都要大那么一点的话，是很浪费有限走线空间的。
学习了，谢谢
Cadence Allegro 培训套装，视频教学，直观易学
上一篇：求助，有没有邵鹏的cadence设计详解的实例文件
下一篇：DDR3数据线组内没有走在同一层，等长是按照长度还是延迟
