- 易迪拓培训,专注于微波、射频、天线设计工程师的培养
allegro用other导入netlist时,为什么所有接地via都没有了
录入：edatop.com 点击：
allegro用other导入netlist时,为什么所有接地via都没有了?
:Q
Other没用过，但你应该看看导入窗口中的选项设置
把你导入时的设置贴出来。
import logic----other---然后勾选supersede all logic data; allow etch removal during eco; lgnore fixed property 这三个选项
Cadence Allegro 培训套装，视频教学，直观易学
上一篇：allegro铺铜时如何能让铜泊不产生90度角啊？
下一篇：Altium Designer与Cadence软件的PCB实现相互转换
