• 易迪拓培训,专注于微波、射频、天线设计工程师的培养
首页 > 电子设计 > PCB设计 > Allegro PCB技术问答 > 生成网络表的时候对于器件管脚名重复的错误如何屏蔽啊?

生成网络表的时候对于器件管脚名重复的错误如何屏蔽啊?

录入:edatop.com     点击:
生成网络表的时候出错,有个器件有很多引脚,序号不同但都是同一个信号名,如何在生成网表的时候通过错误检查呢?

比如有很多的GND脚,你在原理库里可将这些引脚名改为:GND1  GND2  ....

坐等高人解答

有别的办法吗?改名很不舒服

办法倒是有,不过。,一般人应该知道。

把引脚类型改成POWR、GROUND或是NC!

我也最到过这样的问题,还没解决

沒有別的办法,就是在建symbol时考虑进去。如果有,可以使用check,自动update一下

Cadence Allegro 培训套装,视频教学,直观易学

上一篇:问一个关于铺设电源层和地层的问题
下一篇:问一个很奇怪的问题

PCB设计培训课程推荐详情>>

  网站地图