• 易迪拓培训,专注于微波、射频、天线设计工程师的培养
首页 > 电子设计 > PCB设计 > Allegro PCB技术问答 > 求助:VGA 信号上升时间过长应该如何解决

求助:VGA 信号上升时间过长应该如何解决

录入:edatop.com     点击:
最近有两个项目的VGA的R、G、B三条信号线的rise time和fall time均高出标准一个数量级,分析问题应该是集中在信号走线长度和匹配电容(33pf)的问题上,现在,小女子仿真还没有达到出神入化的境界,所以希望有经验的大虾提供下参考意见。
注:其他的各项参数均达到要求

调RGB信号的那三个电感

不知会不会是周围有大电容呢?
很有可能匹配电容出问题了吧!
高手请出来帮一下小编哦

终端匹配网络会影响信号的上升下降时间。你测测经过终端匹配网络之前的信号是不是正常的

哇,过来学习。

路过看看

3# BGA
周围是有33PF的电容,调过了,没有太明显的影响

4# flyingwxj
这个试一下

问题已经解决了,谢谢flyingwxj

感謝分享

Cadence Allegro 培训套装,视频教学,直观易学

上一篇:Allegro 16.2的Design Entry CIS的菜单options下没有CIS configuration选项
下一篇:继电器封装

PCB设计培训课程推荐详情>>

  网站地图