• 易迪拓培训,专注于微波、射频、天线设计工程师的培养
首页 > 电子设计 > PCB设计 > Mentor PCB设计问答 > 在cell editor中怎样修改net class clearances？

在cell editor中怎样修改net class clearances？

录入：edatop.com     点击：
我在画封装的时候，在place pin环节上出错，显示unable to place 2 due to drc violation .either select a new pin location or change the net class clearance to meet your pin clearance requirements

Cadence Allegro 培训套装，视频教学，直观易学

上一篇：MENTOR EE7.9.4 部分覆铜不被绿油覆盖
下一篇：批量设置T点（VP）的方法

editor class clearances 延伸阅读：

PCB设计培训课程推荐详情>>

Cadence PCB设计培训教程3门视频课程，1~2周时间的认真学习，助您学会使用Cadence Allegro进行PCB设计【More..】

PCB设计栏目
频道总排行

  网站地图