- 易迪拓培训,专注于微波、射频、天线设计工程师的培养
设计PCB时怎样取消Fabrication Testpoint Usage的显示？
录入：edatop.com 点击：
如下图的显示：
老显示看着烦人，请高手指点！
谢谢！
老显示看着烦人，请高手指点！谢谢！
自己顶一个先！
怎么没人指导呢?
再顶一下！
我的是载了下以前自己设的6.9的规则，一载就没了
没有遇到这个问题！ 呵呵 帮不到你！
Shift+H，就可以了，你尝试一下
学习啦
Shift+H
我也遇到过这种问题，你把它翻译为中文 就知道什么意思了
Cadence Allegro 培训套装，视频教学，直观易学
上一篇：AD10.10又一Bug？
下一篇：一个月的成果
