- 2020-02-29· 信号接地VIA通孔散热焊盘问题
- 2020-02-29· pcb保存时提示这个错误，database is locked and cannot be saved。
- 2020-02-29· cadence的capture的DRC检查不能运行完整。
- 2020-02-29· 请教一下,我copy vias的时候为何出现这样的符号？
- 2020-02-29· 请细心的layout们，帮忙解决一下shape的问题
- 2020-02-29· pad designer 中怎么不能悬在type类型呢？如下图：
- 2020-02-29· Cadence16.5安装遇到问题，求前辈指教
- 2020-02-29· 求教Allegro16.6中如何修改某个铜皮网络的大小形状
- 2020-02-29· 求下载Altium summer08以上能转Allegro的版本，多谢
- 2020-02-29· 想问下关于过孔的问题
- 2020-02-29· ddr3走线，有些线多打了一个过孔，
- 2020-02-29· 16.5快捷键失灵
- 2020-02-29· 我把一个器件的PLACE_BOUND_TOP删除了，这个如何恢复？
- 2020-02-29· cadence16.6破解好的能用重启后就不能用不知何因？
- 2020-02-29· 关于Cadence16.6破解Capture CIS问题求助
- 2020-02-29· allegro 中的工具pad designer 打开出现错误，求解释
- 2020-02-29· 图中红色圈中的是什么规则
- 2020-02-29· FPGA创建网表出错
- 2020-02-29· 在虚拟机下安装XP后再按装ORCAD16.3输出网络表出错
- 2020-02-29· 求解Allegro 16.5 PCB Editor 启动出错
- 2020-02-29· 16.6无法指定默认打开方式
- 2020-02-29· T点如何删除（除了删除规则外）
- 2020-02-29· HDI 一阶 6层板层叠请教
- 2020-02-29· allegro导出库
- 2020-02-29· 画板子时个别元件的封装没有导入到netlist里
