- 2020-02-28· ALLEGRO自动绕线功能需要哪个版本？
- 2020-02-28· 请问高手 CIS 的离线 数据库文件哪地方有下载
- 2020-02-28· 怎么回事啊，哪位高手知道
- 2020-02-28· allegro 16.5 如何显示实心的pad 啊
- 2020-02-28· fanout元件引脚过孔盲埋孔问题
- 2020-02-28· Database Check疑问，求大侠指教！
- 2020-02-28· cadence问题求解
- 2020-02-28· 请问各位allegro15.7版本和16.5版本有什么不一样的
- 2020-02-28· Waived DRCs如何使用？
- 2020-02-28· capture中如何选中一块电路与allegro进行交互布局
- 2020-02-28· 正片输出光绘时，内层出现了不匹配的情况
- 2020-02-28· 请教：怎样把TOP面的器件、shape、via、走线一起mirror到BTO层？
- 2020-02-28· ORCAD生能BOM表时出现问题
- 2020-02-28· allegro 铺好的铜 做smooth之后铜就没有了
- 2020-02-28· 如题，丝印问题
- 2020-02-28· 制作封装显示错误
- 2020-02-28· allegro中铜皮和pin完全连接
- 2020-02-28· 不显示Rdly走线长度的问题。
- 2020-02-28· SDRAM布线注意事项
- 2020-02-28· 为什么我走线时铜线变成一段一段的, 交错的地方甚至还有像X光片一样的反显？
- 2020-02-28· 关于cadence封装库路径问题
- 2020-02-28· 请问candence 16.5里面有没有自带的pcb版图文件的例子
- 2020-02-28· identify dc net 问题
- 2020-02-28· 求助，如何指定差分对的pin的配对
- 2020-02-28· 铺铜和内电层分割的问题
