- 2020-02-28· 求助allegro导入网表产生下面的warning是啥原因？
- 2020-02-28· 求助env快捷键的设置
- 2020-02-28· shape间距设置和铺铜避让间距不对应
- 2020-02-28· 这个static phase和region约束啥意思？怎么用？
- 2020-02-28· 请问valor如何比对两个BRD的差异？
- 2020-02-28· 请教怎么标注shape的圆弧半径，还有画圆怎么指定半径
- 2020-02-28· 请教ORCAD 导网络表到allegro 问题
- 2020-02-28· 请教 allegro16.5用other 导网络的方法？
- 2020-02-28· 怎么在allegro中实现元件对齐功能？
- 2020-02-28· 如何查找FLASH
- 2020-02-28· 求教高速板的阻抗匹配
- 2020-02-28· 什么时候也在深圳科技园培训allgero呀
- 2020-02-28· 关于Cadence 16.3每次重启，没有LICENCE的问题处理
- 2020-02-28· DDR还是不会分组啊
- 2020-02-28· 在allegro中如何设置一对差分线的via之间间距？
- 2020-02-28· allegro出光绘文件多出来后缀为art,1的文件
- 2020-02-28· 小白提问'调丝印的时候放不下放到别的地方标识怎么话
- 2020-02-28· 电子元器件—电阻_电容_电感_知识大全
- 2020-02-28· 请问一下导入结构图后怎么做零点定位
- 2020-02-28· PCB的结构谁知道？！
- 2020-02-28· 求助显示问题，同一屏幕分割为两个部分
- 2020-02-28· 如何在pad上放置过孔
- 2020-02-28· 请教如何在env文档中制作栅格快捷键，实现0.1mil,5mil,10mil。
- 2020-02-28· allegro shape 如何修改已经画好的圆？
- 2020-02-28· 请教 DVI ,VGA ,Mini DisplayPort,HDMI ，PCI Express 3.0、PCI2.0 layout 要点
