- 2020-02-26· allegro 焊盘过孔为矩形 倒角怎么处理？spec如附图
- 2020-02-26· 打不开.brd文件，求助！
- 2020-02-26· allegro铺铜请教大神
- 2020-02-26· 哥哥帮帮忙啊 ，自己建的symbol导入网络表有问题
- 2020-02-26· allegro的捕捉个吸附
- 2020-02-26· 有用GV7601做HDSDI转bt1120的没？望能不吝赐教，先谢谢啦！.
- 2020-02-26· Xilinx FPGA+DDR2画6层板，按手册上的走线要求走不开，求助！
- 2020-02-26· capture打不开是怎么回事？
- 2020-02-26· 常见发热元器件有哪些
- 2020-02-26· cadenca画单面板pcb怎样设置
- 2020-02-26· 请问线距到底是线边缘之间的距离还是线中心之间的距离？
- 2020-02-26· 封装的PIN间距为3mil，可导入到PCB中PIN间距咋变为2.98mil，这怎么弄啊？
- 2020-02-26· 手持式超高频读写器天线设计——求指教
- 2020-02-26· 16.6里的route-slide不能绕出圆弧了？
- 2020-02-26· SIGNOISE 问题
- 2020-02-26· 感觉现在搜索相关帖子很多都搜索不出来了，怎么回事
- 2020-02-26· Visibility显示出问题
- 2020-02-26· allegro16.6等长无法创建
- 2020-02-26· 表低贴DDR梯点打孔怎么算间距
- 2020-02-26· 16.6 软件BUG
- 2020-02-26· 关于丝印层显示
- 2020-02-26· allegro里怎么让元件在同一层里面水平或垂直翻转
- 2020-02-26· allegro中怎样查找某线宽的线？
- 2020-02-26· allegro层叠结构的正负片和 出光绘正负片 有什么联系 ？
- 2020-02-26· VIA的开窗怎么弄？
