- 2020-02-21· 关于中间相邻信号层走高速信号线的问题
- 2020-02-21· 请教下 place_bound 间距在哪里设 我这是顶层和底层二个报错
- 2020-02-21· 已解决allegro 在update symbol 后，本来连接到焊盘的线都...
- 2020-02-21· DDR3_CLKN和DDR3_CLKP的时钟对中间并联一个电阻，DDR3_CLKN和DDR3_CLKP的时钟对串联？
- 2020-02-21· cadence copy 同样的电路
- 2020-02-21· 第一次用Allegro画板子，走线的时候感觉不灵活，怎么设置走线的方式？
- 2020-02-21· PCB edit 中修改及添加Net的方法
- 2020-02-21· allegro15.5导出IDF文件，具体怎么设置啊？需要查看3D图
- 2020-02-21· 请教PDF的原理图如何导出网表
- 2020-02-21· 能否通过比对网表查看原理图的变化
- 2020-02-21· JEDEC推荐规范使用
- 2020-02-21· 有 了解CADENCE 代理商信息吗
- 2020-02-21· pin number missing form pin "1" of package R
- 2020-02-21· 求教：怎么设置方向键微移
- 2020-02-21· 设置规则区域
- 2020-02-21· 关于layout cross section无法添加或删除叠层的问题
- 2020-02-21· 关于z-copy遇到的问题（已解决）
- 2020-02-21· 这种字符一般是干嘛的，allegro里怎么实现啊
- 2020-02-21· allegro中文路径打开文件是空白pcb
- 2020-02-21· 求一个ALLEGRO的练习板
- 2020-02-21· 求教盲孔的叠孔和错孔的区别
- 2020-02-21· 如何做封装，就是贴片焊盘上有孔的那种
- 2020-02-21· 关于天线50欧姆阻抗请教一下@杜老师
- 2020-02-21· 这里不能发链接的吗
- 2020-02-21· pin pair删除后再怎么添加？
