- 2020-02-20· 两层板和四层板的工艺区别
- 2020-02-20· 模块复用是不是层数多的可以兼容层数少的,层少的无法兼容层多的?
- 2020-02-20· allegro 怎么导出HDI板的DRILL文件?
- 2020-02-20· 求10G以上信号的PCB板文件
- 2020-02-20· 如何设置差分对过孔之间的间距
- 2020-02-20· 为什么allegro中导线叫做cline?
- 2020-02-20· orcad library builder 16.6.62创建PCBfootprint库导出后没管焊盘管脚?
- 2020-02-20· ALLERRO 错误如何修改
- 2020-02-20· dynamic shape 到VIA距离无法自动避让出现DRC是什么问题
- 2020-02-20· ALLEGRO打开BRD或放大缩小时,显示器一层一层刷新,且超级慢
- 2020-02-20· swap功能不能用--求助
- 2020-02-20· Orcad power bar 沒連到power source 問題
- 2020-02-20· 如何将器件走线一起镜像
- 2020-02-20· allegro拉线技巧问题
- 2020-02-20· capture原理图位号不能重编
- 2020-02-20· FSP功能中如何组对组正确互联?能否设置优先级?
- 2020-02-20· 求助 , allegro shape update to smooth 时报错
- 2020-02-20· 請教下用anti each 分割create split plane 問題
- 2020-02-20· allegro怎么打不开啊
- 2020-02-20· region区域约束RCIs设置问题
- 2020-02-20· 0.65间距BGA量产问题
- 2020-02-20· FPGA System Planner功能怎么用啊?
- 2020-02-20· copy元件布局,再swap 交换(swap-components) 无位号元件与有位号元无法实现
- 2020-02-20· 关于allgero16.6记忆线宽问题
- 2020-02-20· Allegro从八层改到十层,直接在Xsection中加层无反应


