- 2020-02-17· 请教一个关于封装中定位孔制作的小问题
- 2020-02-17· 求助 allegro双击打开文件是上一次打开的文件，求解
- 2020-02-17· 求助：16.6 void shape 功能
- 2020-02-17· 大神求助 趋附效应
- 2020-02-17· allegro的网络配色能保存吗
- 2020-02-17· 关于厂家的阻抗匹配
- 2020-02-17· Win10系统下的Allegro16.6，执行CM就会自动退出问题，大神支招~~
- 2020-02-17· 12mil的钻孔20mil焊盘的VIA可以塞孔吗？其可以承载多大的电流？
- 2020-02-17· 铜皮到钻孔的间距
- 2020-02-17· 如何让盲孔显示如图所示1:4的标示？在哪设置？求解，谢谢。
- 2020-02-17· CIS 数据库里面的3D模型问题
- 2020-02-17· allegro绿色版
- 2020-02-17· allegro 16.6布线会自动变到当先显示层的问题，求教
- 2020-02-17· 请教OrCAD Library Builder 导出封装库到allegro 的问题
- 2020-02-17· 請教四層板的使用技巧 ex:top iner1 iner2 bottom
- 2020-02-17· 差分线打孔时，怎么设置两个via的间距？求解，谢谢。
- 2020-02-17· capture导网表错误
- 2020-02-17· allegro拉线问题请教
- 2020-02-17· 关于PCIE封装问题
- 2020-02-17· 求助！关于allegro17.2中创建拓扑结构出现的问题。
- 2020-02-17· sigrity 2016使用中遇到的问题，求高人指点，谢谢
- 2020-02-17· 各位大神，DSN网表导入PADS有报错，怎么搞
- 2020-02-17· allegro开启opengl卡顿
- 2020-02-17· 各位帮忙解释一下什么叫“开导引窗”？
- 2020-02-17· cadence鼠标滚轮突然失效
