- 2020-02-17· 请教allegro 添加过孔文件不显示焊盘的问题
- 2020-02-17· 这种封装需要注意什么？常用cmos图像传感器的封装
- 2020-02-17· 管脚接地方式问题
- 2020-02-17· 谁有普通器件的3D封装库呀！
- 2020-02-17· allegro 17.2 用Assign Color给网络赋颜色后，不能用Dehilight解除颜色了，如何解决
- 2020-02-17· 请问光绘文件是否可以逆向生成PCB文件？
- 2020-02-17· allegro一改设置，env里的文字就会没，自己产生新的env1文件，快捷键就掉了，怎么破？
- 2020-02-17· ANTI PAD一般比Regular PAD大多少好？
- 2020-02-17· 某公司的 skill,感觉还不错
- 2020-02-17· 旧板子输出网表到新板子上
- 2020-02-17· 关于等长显示，是不是我我哪里设置错了，还是什么，为什么跟别的人的不一样呢？
- 2020-02-17· 如何批量更新14.x版本的封装库
- 2020-02-17· 关于封装尺寸标注问题--Allegro166
- 2020-02-17· DDR等长设置再次求教？
- 2020-02-17· 分享XILINX的PCB设计规范，包括DDR3，4设计，信号完整性问题解答，PCB出线看完受益...
- 2020-02-17· 如何用Cadence 自带的Model integrity进行仿真需求
- 2020-02-17· 谁有 RK3399原理封装及PCB封装库
- 2020-02-17· 这个是什么 SHAPE
- 2020-02-17· 請問,線路圖更改了Net Name, Layout除了重新走線, 還有別的辦法嗎？
- 2020-02-17· 请大师们指点怎么消除这两种DRC呀
- 2020-02-17· 请教关于allegro封装浏览的问题
- 2020-02-17· Allegro 的开窗露铜问题
- 2020-02-17· step文件导入allegro无法识别
- 2020-02-17· 4G 模块引出的天线需要防雷么？
- 2020-02-17· 关于report 》etch length的问题
