- 2020-02-16· 自己建封装，导入netlist时出现的错误。
- 2020-02-16· 在allegro中，我已经做完布局，如何改变PCB板外框
- 2020-02-16· 不是我瞎说！
- 2020-02-16· allegro.brd 文件如何转为ASCII文件形式
- 2020-02-16· How to generate ***.drl file？
- 2020-02-16· 关于由*.brd文件导出Allegro器件封装
- 2020-02-16· Allegro生成网络表时的错误
- 2020-02-16· 求教~~知道的兄弟留个言！
- 2020-02-16· 15.5安装问题请教
- 2020-02-16· 电源层与地层的问题
- 2020-02-16· protel 原理图能否转化成CADENCE原理图
- 2020-02-16· 求助：protel的原理图如何导进allegro？
- 2020-02-16· 帮忙看一下这是什么意思
- 2020-02-16· layoutmaster大哥，请进．
- 2020-02-16· ALLEGRO中查找的快捷是什么呀，或者怎么设置呀，要到EDIT里面的属性里面去找不方便
- 2020-02-16· 怎样让地层（ground）的铜在过孔看上去是避开的？象图中一样。
- 2020-02-16· allegro怎么找不到0805这样的封装？
- 2020-02-16· 几个allegro的问题，急
- 2020-02-16· Cadence 15.5 问题
- 2020-02-16· 怎样分割一个层？
- 2020-02-16· 哪里有allegro 15.5版本下载
- 2020-02-16· allegro 15.2怎么安装！
- 2020-02-16· 急：命令行显示netrev completed successfully，但没有任何器件导入Allegro！
- 2020-02-16· BGA旋转45度后PIN间距变化
- 2020-02-16· 大虾帮忙解决建库问题
