基于FPGA开发板与多路AD采集卡设计并实现了数据采集平台

摘 要： 随着GNSS系统的发展，多径效应逐渐成为影响定位精度和可靠性的重要因素之一。为了验证天线阵列方法对于多径效应的消除情况，需要对多个天线接收到的数据进行实时同步采集存储。为了实现这一目标，利用基于PCIE通信总线的FPGA开发板与多路AD采集卡设计并实现了满足系统要求的数据采集平台。首先简要介绍了该采集平台的结构及PCIE通信链路的搭建，然后设计实现了一种数据连续存储的方法，最后通过实验验证了该方法的可行性及采集平台的整体性能。

0 引言

目前，数据采集技术已经广泛应用于雷达、导航、通信、图像处理等领域，为各类系统提供了真实有效的实测数据，以便于精度和可靠性验证。在卫星导航中，利用阵列天线方法进行抗多径、抗干扰的理论研究已比较深入，但利用硬件平台采集实测数据并进行结果验证的研究在国内还较少。由于平台需要将每个天线阵元接收到的信号进行同步采集存储，并要保证数据的准确性和可靠性，因此该平台需具备多通道无失真高速数据采集和大容量数据存储的能力。为了解决这一问题，本设计采用传输速率较高的PCIE串行总线，并以Xilinx公司Kintex7-325T系列FPGA芯片作为处理核心，设计并实现了多通道高速GNSS数据采集平台，具备广泛的应用价值。

1 系统总体架构

本文所设计的多通道卫星导航采集存储系统由多阵元天线阵列、多通道下变频模块、高速A/D转换模块、FPGA、SATA硬盘组成，系统总体架构如图1所示。

天线阵列由8个导航测量型天线组成，能够接收来自不同方向的GPSL1及北斗B1、B3等多个频点的信号。多路下变频设备是将每个天线阵元接收到的射频信号进行下变频处理，再将其输入至各个A/D采集通道中。数字中频信号在FPGA内部进行缓存打包，然后通过操控PCI Express硬核，将数据由PCIE总线写至PC内存，最后搬移至台式电脑的固态硬盘中，完成整个采集存储的过程。

2 系统硬件结构

2.1 射频前端的设计与实现

本次设计使用的下变频板卡为实验室自主研发产品，以北斗二代RNSS区域信号接收机射频芯片为核心，可以接收B1、B2、B3以及GPS L1、GLONASS L1、L2频点的信号(芯片内只有一个射频通道，通过SPI接口和S0、S1拨码开关选择信号选择其中一个频点工作)，经放大、变频、滤波等处理后，输出模拟或数字中频信号供基带芯片使用。通过设置SPI寄存器，片内通道的幅频特性可以设置为适合BPSK-2、BPSK-10以及MBOC(6，1，1/11)等不同的信号体制，下变频频率参数如表1所示。

该芯片的射频前端带宽可以配置，能够降低射频前端滤波器对扩频码相关峰的影响，从而满足抗多径算法基带处理的要求。芯片结构及原理如图2所示。

由于天线阵列抗多径算法需要同时处理多路中频导航数据，为此，在本设计中将8块下变频板卡同时放入一个机箱中，并解决所有板卡的供电与外接时钟的输入问题。机箱布局如图3所示。

2.2 AD采集平台的设计与实现

本文设计的采集平台是由基于PCIE总线的FPGA开发板和多路AD采集子板组成。AD采集板的主要功能是采集外部的模拟数据，配置每个AD采样通道的采样时钟，并将数据通过FMC接口输入FPGA中；而FPGA开发板主要功能是将AD输入的数据进行处理，包括数据的格式转换、缓存，以及向PCIE总线打包发送等，两块板卡通过FMC-HPC高速接口相连。FPGA开发板的结构框图如图4所示。

该板卡主芯片采用Xilinx Kintex-7 FPGA xc7k325t-ffg900-2，芯片具有PCI Express Endpoint模块、高速串行通信接口、DDR3内存接口和自定义I/O接口。支持PCI Express 1/2/4/8Lane，符合PCI Expressv1.1/2.0，每个lane的传输速率是2.5 Gb/s。整板DDR3内存总容量达到1 GB(支持最大2 GB)。DDR3 SDRAM时钟最高达303.03 MHz。DDR3 SDRAM颗粒采用128 M&TImes;16 bit。4个DDR3颗粒组成一个64 bit 1 GB缓存。