USB 3.0测试宝典 （上）

尽管市场上已经出现了早期的USB3.0产品，但主流市场转向Super SpeedUSB还有待时日。部分原因在于，USB2.0接口无所不在，且生产成本低廉。高带宽设备（如摄像机和存储设备）已经率先演进到SuperSpeedUSB。但就目前而言，基于成本因素考虑，USB3.0实施仍限于较高端的产品。

大规模部署任何新的行业标准（包括USB3.0）都存在内在挑战。此外，USB2.0到USB3.0并非简单的跳跃，其性能提高了十倍之多。尽管性能得到大幅度提升，但消费者对低成本互连设备的预期并没有改变。这就给工程师们带来了明显的压力，需要在一个原本速度很低的信号通道上传输高速率信号，同时要在各种条件下保证可靠性、互操作能力和高性能。为保证物理层(PHY)一致性和认证，测试变得空前关键或重要。

USB3.0拥有许多其它高速串行技术（如PCIExpress和串行ATA）共有的特点：8b/10b编码，明显的通道衰减，扩频时钟。本文将介绍一致性测试方法及怎样对发射机、接收机及线缆和互连进行最精确的、可重复的测量。在掌握了这些窍门之后，您便可以更有效地准备SuperSpeedPIL(PlatformIntegrationLab)之行了。

HighSpeedVs.SuperSpeed

USB3.0满足了市场对于更高带宽下实时体验应用的需求。目前USB设备达数十亿，因而USB3.0也提供了向下兼容能力，支持传统USB2.0设备。然而，USB2.0和3.0在物理层有多种差异(表1)。

表1.USB2.0和SuperSpeedUSB物理层区别

SuperSpeedUSB一致性测试已经有明显变化，以适应更高速接口带来的新挑战。USB2.0接收机验证需要执行接收机灵敏度测试。USB2.0设备必须对150mV及以上的测试包做出响应，并且忽略100mV以下的信号。

SuperSpeedUSB接收机必须面对更多的信号损伤，因此测试要求要比USB2.0更加苛刻。设计人员还必须考虑传输线效应，在发射机中使用均衡技术（包括去加重），在接收机中使用连续时间线性均衡技术(CTLE)。此外，现在还要求在接收机上进行抖动容限测试，使用扩频时钟(SSC)和异步参考时钟可能会导致互操作能力问题。

评估USB3.0串行数据链路另一个重要部分是被测波形与互连通道的联系非常复杂。不能再认为只要发射机输出满足了眼图模板，电路就一定能在传输损耗满足要求的通道中正常工作。想了解发射机余量一定时的最差的传输通道，您需要在一致性测试要求以外建立通道和线缆组合模型，使用通道建模软件，分析通道效应(图1)。

图1.软件工具，可以针对参考测试通道分析USB3.0通道效应。

发射机一致性测试

通过使用各种测试码型以帮助进行发射机测试(表2)。每种码型都是根据与评估码型的测试有关的特点而选择的。CP0（一种D0.0加扰序列）用来测量确定性抖动(Dj)，如数据相关抖动(DDJ)。CP1（一种未加扰D10.2全速率时钟码型）不生成DDJ，因此更适合评估随机性抖动(RJ)。 [p]

表2.SuperSpeedUSB发送端一致性测试码型

抖动和眼高的测量是通过对100万个连续比特(UI)进行分析而得到，需要使用均衡器功能和适当的时钟恢复设置（二阶锁相环、或称为PLL，10Mhz环路带宽，0.707的阻尼系数）。通过分析被测数据样本，可以外推出10-12误码率(BER)下的抖动值。例如，通过外推算法，把测得的RJ(rms)乘以14.069，可以得到10-12误码率下RJ(PK-PK)。

图2.标准化发射机一致性测试设置，包括参考测试通道和线缆。测试点2(TP2)距被测器件(DUT)最近，测试点1(TP1)是远端测量点。

在TP1采集信号后，可以使用SigTest软件处理数据，这与PCIExpress官方的一致性测试方法类似。对需要预测试一致性、检定或调试的应用，希望可以进一步了解电路在各种条件或参数下的特点。装有USB3.0分析软件的高带宽示波器提供了Normative和Informative方式的物理层发射端自动测量。省掉了手动配置的步骤，大大节约了测量时间。

在测试完成后，详细的Pass/Fail测试报告标记出哪里可能发生设计问题。如果在不同测试地点（如公司实验室、测试中心）结果不一致，可以使用之前测试时保存的波形数据重新分析(离线测量)。

如果要求更多的分析，可以使用抖动分析和眼图分析软件，调试和检定电路。例如，可以一次显示多个眼图，允许工程师分析不同时钟恢复设置或软件通道模型的影响。此外，可以使用不同的滤波器，分析SSC的影响，解决系统互操作能力问题。

均衡考虑因素

由于明显的通道衰减，SuperSpeedUSB要求某种形式的补偿，张开接收机上的眼图。发射机上采用均衡技术，其采用去加重的形式。规定的标称去加重比是3.5dB，用线性单位表示为1.5倍。例如，在跳变比特电平为150mVp-p时，非跳变比特电平为100mVp-p。

CTLE标准均衡实现方案包括片内技术、有源接收机均衡或无源高频滤波器，如线缆均衡器上使用的滤波器。这一模型特别适合一致性测试，因为它非常简便地描述了传输函数。CTLE通过频域中的一系列极点和零点，在特定频率上达到峰值(Peak)。

CTLE实现方案的设计要比其它技术简单，能耗要低于其它技术。然而，在某些情况下，由于适应性、精度和噪声放大方面的限制，仅仅使用CTLE实现方案可能是不够的。其它技术包括前向反馈均衡(FFE)和判定反馈均衡(DFE)，通过对数据样点加权一些补偿系数来补偿通道损耗。

CTLE和FFE是线性均衡器。因此，这两种技术都会提升高频噪声，而产生信噪比劣化。但是，DFE在反馈环路中使用非线性元器件，使噪声的放大达到最小，补偿码间干扰(ISI)。图3示例了一个经过传输通道明显衰减的5Gbps信号，和使用去加重、CLTE和DFE均衡技术处理之后的信号。

图3.去加重(蓝色)、长通道(白色)、CTLE(红色)和三阶DFE(灰色)对5-Gbit/s信号(黄色)产生的不同效果。