- 易迪拓培训,专注于微波、射频、天线设计工程师的培养
DDR、SDRAM 布局 、走线流程
录入：edatop.com 点击：
之前画pcb DDR到CPU这部分都是reuse方案商的，不需要做什么更改，现在需要自己走线，头脑中还没有一个概念，上网搜索了下，涉及到信号完整性问题（需要确定两颗DDR走什么样的拓扑，用Hynix做仿真，计算信号线大概长度；要分组走线，同组的线走等长，不同组的不要求等长）这方面的知识还没有一个宏观概念，请大家指点布局、走线流程。
从原理图的制作到PCB结束，DDR到CPU这部分要做哪些工作。越详细越好啊！
从原理图的制作到PCB结束，DDR到CPU这部分要做哪些工作。越详细越好啊！
自己顶一个
给你顶顶
没有人理啊
幫你頂頂，我也想知道
坐等。
顶一个
帮忙顶
高手不进来，或进来只看，不说
如果是两片DDR那么相对于CPU应该对称放置，中心距最好在1000-1400mil之间。DDRI，DDRII是走远端分支的拓扑结构，地址公用，采用T点的走线方式，数据线是点到点的，没10/11根（D0-D8,DQM，DQS+/_)同层，等长参照时钟的走线长度做，50/25(DDRII)mil,DDR走线区域其他信号线不应进入，保持DDR走线区域的参考面完整。参考电压VEF走线宽度最少20mil
数据线的长度应比地址线短《1000mil
谢谢指教，请问这是经验值还是仿真出来的值？能将DDR走线从原理图到PCB设计完成一个完整的流程说一遍吗？直说DDR到CPU部分即可。
射频工程师养成培训教程套装，助您快速成为一名优秀射频工程师...
天线设计工程师培训课程套装，资深专家授课，让天线设计不再难...
上一篇：教大家如何更新PCB元件封装
下一篇：EFA的破解P@DS9.3有缺限
射频和天线工程师培训课程详情>>
