拉差分线出现错误

录入：edatop.com 点击：

各位好
我在constrain里设置差分线规则如图片

我拉差分线的时候只拉了一半就出现DRC错误，Report结果Differential Pair Dynamic Phase Tolerance
求助中

你把Dynamic Phase Tolerance调大些就解决了，可能是你差分走线相位差已经大过你设定的值，所以才会报错

max lenght数值加大才20mils 太小了

哦好的
我试试

PCB设计培训课程推荐详情>>

3门视频课程，1~2周时间的认真学习，助您学会使用Cadence Allegro进行PCB设计【More..】