- 易迪拓培训,专注于微波、射频、天线设计工程师的培养
关于约束管理器中拓扑出错的问题
录入：edatop.com 点击：
小弟在Setup->Constraints->Electrical中给一组线设置了Cset，可是发现在Routing->Wiring中有一条线的验证结果是fail，这条线和其它线的走线应该是类似的，所以我不清楚引起这个fail的可能还有哪些，有大侠遇到过这个问题不?
看图是不满足拓扑约束
Cadence Allegro 培训套装，视频教学，直观易学
上一篇：不用铺地的高速光纤通讯板，12层的。
下一篇：拉差分线出现错误
