- 2020-03-01· route keepout的间距设置在哪里？
- 2020-03-01· 求助，修改蛇形线的时候能不能同时显示线的长度
- 2020-03-01· 高速线之间没有完整的参考平面会怎样
- 2020-03-01· DDR3数据线组内没有走在同一层，等长是按照长度还是延迟
- 2020-03-01· 有关栅格点的问题
- 2020-03-01· 求助，有没有邵鹏的cadence设计详解的实例文件
- 2020-03-01· 更新原件的shape封装
- 2020-03-01· Same net spacing contrains不起作用不知道怎么回事
- 2020-03-01· 如何实现规则绕线？
- 2020-03-01· 请教相同信号过孔为什么不报DRC？
- 2020-03-01· 为什么我使用快捷键L+1显示顶层的时候老实ASSEMBLY_TOP也会跟着出现
- 2020-03-01· 自定义焊盘的对齐问题
- 2020-03-01· 在Allegro里如何设置shape与元器件之间的间距规则？
- 2020-02-29· 关于热风焊盘制作的请教
- 2020-02-29· allegro中改变shape间距就出错
- 2020-02-29· BGA背面的电容的放置能复制/复用吗？
- 2020-02-29· allegro中如何添加防静电标识啊？
- 2020-02-29· 网表导出出错
- 2020-02-29· Allegro 布线版本对比
- 2020-02-29· 关于cadence下版图仿真的几种方法
- 2020-02-29· OrCAD 16.6 只要修改器件的标号就会自动显示下划线？
- 2020-02-29· 调查：Cadence的软件稳定性如何？！高手请指点一下。
- 2020-02-29· 如题所问器件如何对齐 谢谢 比较急
- 2020-02-29· 请问过孔打在焊盘上是不是会导致焊盘容易掉啊……
- 2020-02-29· 用allegro16.3怎样合并PCB？
