- 2020-02-28· 求 AD6 封装 导入 cadence 16.5方法
- 2020-02-28· geber文件的问题？
- 2020-02-28· 如何将原理图导出autoCAD格式？
- 2020-02-28· Allegro中限高区域的设置？
- 2020-02-28· 为什么在pcb editor中当move一些元件时，net线会不见了？
- 2020-02-28· 求关于布局的一些注意事项！
- 2020-02-28· 请教allegro中artwok中format和NC parameter中的format设定各是什么意思啊？
- 2020-02-28· allegro中路径设置
- 2020-02-28· 在constraint manager中，可不可以设置默认的SigXplorer
- 2020-02-28· 额，求指点
- 2020-02-28· 如何做椭圆形的热风焊盘？求指点
- 2020-02-28· 求高手指教 关于Orcad Capture 中Back Annotate的问题
- 2020-02-28· 负片层SHAPE-VIA DRC问题
- 2020-02-28· 各位大神，又是新问题，在生成报表清单的时候，弹出如下错误信息，求指教····
- 2020-02-28· allegro通用pads换层快捷键设置
- 2020-02-28· 有关16.6线宽的问题。
- 2020-02-28· 软件中能将器件的封装合为整体不，有时删除时不小心把器件的一些东西就删除了？
- 2020-02-28· Allegro 铺shape如何换层
- 2020-02-28· 出问怪问题了，16.3突然visibility里面的选项变了
- 2020-02-28· allegro 15.7走线时反应慢问题？
- 2020-02-28· 有些网络高亮去不掉，如何解决？
- 2020-02-28· 女孩子做layout工作怎么样？辛苦吗？
- 2020-02-28· 使用LP Wizard的疑问
- 2020-02-28· allegro添加封装信息问题求教
- 2020-02-28· 有关通孔的问题
