- 2020-02-24· 怎么样把挖空好的静态铜箔改成一样形状的动态铜箔？
- 2020-02-24· pads网表导入allegro后没有丝印
- 2020-02-24· 之前一直在用的candence今天突然不能用了，如下图 capture和allegro都出现异常
- 2020-02-24· Thur Pin的8-way连接的问题
- 2020-02-24· 怎么用别人的封装
- 2020-02-24· PCB中封装不能显示，无法放置
- 2020-02-24· 你们都是这么跑等长的？
- 2020-02-24· 丝印问题ABC
- 2020-02-24· 致layout从业人员
- 2020-02-24· allegro怎么在.brd文件中提取元件封装呢
- 2020-02-24· 请教在16.5版本怎么设置shape的显示效果
- 2020-02-24· allegro 顶层和底层能互换么？
- 2020-02-24· 打地过孔问题
- 2020-02-24· sigxplorer 中constraint是打不开
- 2020-02-24· 用Aellgro怎么画圆形PCB板
- 2020-02-24· 更改 线宽和线间距的约束后，为何不报警？
- 2020-02-24· 不知道什么时候 删除了 Ref Des的 silkscreen top文字，如何恢复？
- 2020-02-24· ALLEGRO设置 T点隐藏
- 2020-02-24· 请教如果差分信号线上有串电阻怎么做差分线的设置呢？
- 2020-02-24· 点亮net
- 2020-02-24· 多层板layout流程？ 分层，分地，信号走在哪层的原则是什么呢？
- 2020-02-24· LVDS差分速率问题
- 2020-02-24· rou文件
- 2020-02-24· 如何制作PCI插卡的封装，top和bottom面有不同的pin？
- 2020-02-24· DRC检查时出现Package to Package Spacing 要在哪里设置
