- 2020-02-23· （求助）关于Cadence原理图器件变小
- 2020-02-23· 怎样将一网络创建成bundle然后让软件自动布这一组线
- 2020-02-23· cadence旋转不了元件和走线
- 2020-02-23· 如果取消Allegro 自动打弯的功能？
- 2020-02-23· 通过Sigxplorer提取网络拓扑，建立ECSet等长约束报错
- 2020-02-23· 除了重装。有办法把alledro卸载干净吗。
- 2020-02-23· 上升沿和下降沿？
- 2020-02-23· 请教个问题！
- 2020-02-23· protel99se allegro pads 之间的互转换方法
- 2020-02-23· 第一次画DDR2,没有经验，求指点！
- 2020-02-23· pcb中没有mark点怎么用其他的元器件代替
- 2020-02-23· cadence打不开了
- 2020-02-23· (新手求助)Allegro 16.6 Lite版_無法開啟PCB Editor
- 2020-02-23· cadence补丁疑问
- 2020-02-23· Allegro 能不能直接编辑PCB里的网络表
- 2020-02-23· allegro命令行，什么命令可以打开某个文件夹
- 2020-02-23· LP wizard 破解不了，怎么办？
- 2020-02-23· 缺少参考设计的仿真模型，如何解决DRC问题
- 2020-02-23· 求助: 请问有没有好点方法将AD的封装转成Allego的封装？
- 2020-02-23· EDA学堂问题
- 2020-02-23· Allegro16.6重启电脑后要运行License Manager->LmTools下Start/Stop/Reread
- 2020-02-23· 0.5球间距BGA出线方式求教
- 2020-02-23· 关于约束管理器中via的问题
- 2020-02-23· 谁能解决16.6破解问题？谢谢了
- 2020-02-23· allegro导入网表是出现ERROR(40)错误，细节如下，求解救啊啊啊 啊啊~~~~
