- 2020-02-22· 问一个关于capture的save as默认路径的问题
- 2020-02-22· 求助：PCB的布线怎样调整？
- 2020-02-22· ORCAD搜索位置字体很小是怎么回事？
- 2020-02-22· 我的FPGA板layout, 请多指点！
- 2020-02-22· 使用CADENCE17.0的感受
- 2020-02-22· 多层板地包线的问题
- 2020-02-22· EDA有问必答！给新手些指导，高手相互交流！
- 2020-02-22· 哪位大师可以提供intel bga1364封装的四层板brd档,
- 2020-02-22· 请问BGA下PAD的一层是否禁止铺铜？据说会引起焊盘变形
- 2020-02-22· 方孔的热风焊盘
- 2020-02-22· 同net的via和pin之间为什么要保持一定距离
- 2020-02-22· 求助：在status窗口里面更新DRC 时，为什么软件会自动关闭呢？
- 2020-02-22· 新手求教：下拉网络没法选择
- 2020-02-22· CAPTURE cis DRC检查时出现ERROR(ORCAP-1621): This reference has already been a...
- 2020-02-22· 设置差分对与差分对之间的间距问题
- 2020-02-22· 请教,两层板 ,板厚是1.2mm,85欧姆差分线怎么算线宽和线？
- 2020-02-22· 请教在pcb上走蛇型线的规则
- 2020-02-22· allegro网表怎么对比？
- 2020-02-22· allegro 能不能设置像PADS那样的禁止铺铜区
- 2020-02-22· 深夜发贴，请问allegro与orcad交互的问题
- 2020-02-22· 最后输gerber文件的问题
- 2020-02-22· 跪求Hotfix_SPB16.30.057
- 2020-02-22· 请教差分对之间的间距设置
- 2020-02-22· 从Layout文件中导出封装lib的问题求助
- 2020-02-22· 奇怪的ORCAD现象
