- 2020-02-22· cadence 打包出现下面错误，请问如何解决呀
- 2020-02-22· 对铜皮edit Boundary后不避让route keepin的问题
- 2020-02-22· 问个很简单的问题，请指教.
- 2020-02-22· spb17破解出现问题
- 2020-02-22· 关于约束规则的管脚对的问题
- 2020-02-22· 出GERBER 遇到的问题
- 2020-02-22· 关于allegro走线TOP换到Bottom层后怎么快速切换回TOP层走线问题
- 2020-02-22· Gerber文件转可以修改的PCB文件？怎么办
- 2020-02-22· Script录制的.scr设置快捷键
- 2020-02-22· cadence16.3 PCB 连接着服务器上器件和封装库 就变得很慢
- 2020-02-22· 同样的DXF导入AD里面线段是闭合的，导入ALLEGRO里面就是不闭合的
- 2020-02-22· 初学allegro的疑问
- 2020-02-22· 为什么我的电脑找不到SPB_DATA这个文件夹
- 2020-02-22· constrain 设置里的bb via stagger是啥意思
- 2020-02-22· 器件的非金属化孔如何设置自动避让走线？
- 2020-02-22· ddr3，数据线跟地址线可以同层吗
- 2020-02-22· Protel库如何转入Allegro？
- 2020-02-22· AD13导入brd文件时位号丝印变成了.Designator
- 2020-02-22· 求助，spb16.6支持3d模型的补丁 64位 多谢！
- 2020-02-22· ALLEGRO 输出钻孔文件警告问题
- 2020-02-22· 用cadence allegro从别人的brd pcb文件导出的封装中flash焊盘丢失
- 2020-02-22· allegro interfacepath该怎么设置
- 2020-02-22· 等救命啊！allegro给批量via加上gnd 的net属性失效了？
- 2020-02-22· 有关LPDDR2的PCB设计部分问题
- 2020-02-22· route connect line wdith 問題
