- 2020-02-22· 请教，有ODB，还有GBR文件，以及netlist文件。怎样才能反做成一个allegro的brd图档
- 2020-02-22· 禁止布线区能指定特定网络在里面走线吗？
- 2020-02-22· IR drop
- 2020-02-22· 用Allegro布线时遇到的诡异问题，求大神解答
- 2020-02-22· 關於疊構的銅厚問題
- 2020-02-22· 这个是TOP图还是BOTTOM图
- 2020-02-22· 高手们，请教一个10层HDI板二阶主设计的问题
- 2020-02-22· 出光绘的步骤大家一般先哪后哪步
- 2020-02-22· 字体的行距在哪调呢？
- 2020-02-22· assign model疑问
- 2020-02-22· 在导出PCB元件封装库提示下列错误时说明意思呀！
- 2020-02-22· 4层板零件都在顶层，底层走线较多，如何设置叠层比较好？
- 2020-02-22· Capture如何只自动修改页编号？
- 2020-02-22· allegro中多层板电源和地引脚如何自动在附近添加过孔
- 2020-02-22· 这个DRC错误（shorting errors）在哪里可以检查位置？
- 2020-02-22· 大家出odb给板厂一般选哪些项？
- 2020-02-22· 关于器件的扇出问题？
- 2020-02-22· 这里面的snap,大家都有在用吗
- 2020-02-22· 请教如何修改outline呢？
- 2020-02-22· 关于XNET的问题
- 2020-02-22· allegro16.6的compose shape功能是不是有问题
- 2020-02-22· 请教allegro 3D封装的step color颜色在哪儿设置的呢
- 2020-02-22· 这个drc表示什么意思啊？在什么地方可以关掉，现在搞得整版都是DRC。
- 2020-02-22· 有没有Auto_silk Top层的开关快捷键？
- 2020-02-22· 做板前各位都是如何计算线宽线距的？
