- 2020-02-18· 同一颗DDR3的4组数据线，组与组之间需要做严格的等长吗？求解，谢谢.
- 2020-02-18· Allegro软件中放置元件出现很多不同网络的预拉线
- 2020-02-18· 原理图上重排位号后，怎样在不改变pcb布局的情况下更新位号
- 2020-02-18· gnd和agnd想通过铜皮连接，哪位知道怎么设置区域规则
- 2020-02-18· cadence移动元件软件关闭
- 2020-02-18· 您心目中好用的pcb设计软件快捷键设置
- 2020-02-18· cadence16.6破解完成之后，打开PCB Edictor的时候出现了以下问题，求大神解答
- 2020-02-18· 求15.7的license
- 2020-02-18· creat netlist 出現錯誤 請幫忙解決
- 2020-02-18· 新建封装时，这个对话框什么意思？片上和片下反了会有什么后果？
- 2020-02-18· 层连接符号或者页连接符号后面的 页数字 如何产生？
- 2020-02-18· 导入CAM350修改精度后如何保存导出
- 2020-02-18· 关于LPDDR跨分割
- 2020-02-18· 有没有办法关闭或开启constraint region的区域规则？求解，谢谢
- 2020-02-18· 求一下全志的A20或A10的原理图和PCB文件
- 2020-02-18· allegro 与 pads是不是可以互换设计？
- 2020-02-18· 请分享下spb17.2 hotfix06
- 2020-02-18· 有高速线时，出gerber注意去掉无用焊盘
- 2020-02-18· BGA扇出的线宽能不能与焊盘一样宽？
- 2020-02-18· allegro误操作无法返回上一步
- 2020-02-18· DDR3同组的数据线不一定要走在同层？
- 2020-02-18· DDR4地址线阻抗问题
- 2020-02-18· 求助：Assembly top 显示两个丝印，silkscreen top 不显示
- 2020-02-18· 如图：板上层叠信息是怎么做出来的呢？看有几个人会。
- 2020-02-18· 新安装的cadence16.5 ，运行起来好卡，移动元件都费力
