- 2020-02-18· WIN10上是不是装不了CADENCE16.5啊
- 2020-02-18· 如何让层次式原理图的block自动产生连接符号？
- 2020-02-18· 负片铜皮,vcc和gnd层,静态和动态都不会与其它的网络隔离避开？
- 2020-02-18· 如何打散allegro的复用模块
- 2020-02-18· 静态负片铜皮
- 2020-02-18· 请教一个盲埋孔的问题
- 2020-02-18· 哪位大神有allegro快捷键设置成PADS一样的evn文件
- 2020-02-18· 解决ALLEGRO生成的钻孔文件导入CAM时发生散乱问题
- 2020-02-18· 0.8mmpin间距的BGA，过孔直接打在焊盘上，想问问板厂怎样处理才不会出现漏锡？求解.
- 2020-02-18· 出Gerber的时候报下面这个warning，有谁知道是什么原因导致的吗？
- 2020-02-18· 滤波电容，旁路电容，耦合电容
- 2020-02-18· Cadence Allegro and OrCAD 17.20.006 Update
- 2020-02-18· How to create variant assembly drawing ？
- 2020-02-18· 静态铜避让的时候只能避让走线不能避让过孔？
- 2020-02-18· 如何在区域规则中设置不同不同的间距规则？求解，谢谢.
- 2020-02-18· 屏蔽罩里面露铜问题？
- 2020-02-18· WIN10家庭版装CADENCE16.6不能破解
- 2020-02-18· 如何导出文件的gerber模版？
- 2020-02-18· DDR3的复位信号有没有必要做等长？求解，谢谢.
- 2020-02-18· 删除菱形框？
- 2020-02-18· allegro 覆铜率
- 2020-02-18· 一个按层连接形成的原理图 发现删除了顶层的层符号 后面的器件变？
- 2020-02-18· placement edit模式时不显示鼠线
- 2020-02-18· 这样走时钟线可以吗？
- 2020-02-18· 请教内层过孔无焊盘制做
