- 2020-02-18· 画封装是什么时候加via keepout，什么时候加route keepout？
- 2020-02-18· allegro16.6 shape避让 keepout的时候拐角处避让不完全报错，如图
- 2020-02-18· EMI Rule Checker
- 2020-02-18· Allegro 16.6补丁079怎么导入Altium的pcb？
- 2020-02-18· altium转cadence保存类型里只有.prjpcb选项是什么原因啊？
- 2020-02-18· ORCAD 原理图坐标原点怎么设置到左下角
- 2020-02-18· 换层锐角问题，求解惑~
- 2020-02-18· 圖形PCB板
- 2020-02-18· Allegro热风焊盘问题？
- 2020-02-18· 关于4层板和2层板合并成一块板子的问题
- 2020-02-18· PCB螺丝孔加8个过孔（过孔填锡）的作用是什么？
- 2020-02-18· 网络问题，求解决！
- 2020-02-18· allegror软件问题请教
- 2020-02-18· 导网表问题？
- 2020-02-18· Logic-Terminator Assignment
- 2020-02-18· 求新手 orcad 快速練功方式
- 2020-02-18· 设置unusedpad后，出现这个，怎么解？
- 2020-02-18· pcb板板边包金属（板边缘镀铜），怎么做
- 2020-02-18· 改板调入网表，有两个IC丝印飞掉，未改板封装名
- 2020-02-18· Allegro PCB和原理图文件分享（带DDR,注明DDR几）
- 2020-02-18· 铺铜设置方法问题
- 2020-02-18· 建库不规则铜皮的问题
- 2020-02-18· 导入网络表异常
- 2020-02-18· 请教各位大神，allegro新建封装的时候定origin到shape center 的时候报错
- 2020-02-18· PCB怎么将某些元件和cline创建group
