- 2020-02-18· 2层板板厚1.6mm,是不是中间用了一层芯板，成本和4层板一样吗
- 2020-02-18· allegro16.6双击brd文件打开的是空板子
- 2020-02-18· 求助Allegro Design Entry HDL 窗口重影问题
- 2020-02-18· Allegro 规则管理器中pin pair的长度值，有将via长度计算进去吗？
- 2020-02-18· allegro更新网表后，该删除的元件和网络还在。网表是用最新原理图生成的。
- 2020-02-18· 关于DDR3组间等长是否需要考虑CPU是否支持？
- 2020-02-18· 请教问题，报错问题，谢谢
- 2020-02-18· DXF文件定位问题
- 2020-02-18· 铺铜有关问题！
- 2020-02-18· 如何自动给走线包地过孔？
- 2020-02-18· 请问论坛大虾们，一般做PCB器件封装都用什么软件？
- 2020-02-18· 只剩下一个Partition文件，如何能转换成brd全部可编辑的文件！
- 2020-02-18· suppress unconnected pads 不能勾选
- 2020-02-18· Shape与Via间距只能设置为4或5mil，会不会有什么问题？求解，谢谢.
- 2020-02-18· 参考平面的问题（网络卡顿造成重复）
- 2020-02-18· CADENCE 17.2 过孔看不到BUG
- 2020-02-18· 请问Allegro如何实现无格点布线
- 2020-02-18· 索求SPB16.6 最新升级包，谁有提供一下，谢谢！
- 2020-02-18· allegro可以降低动态铜的优先级吗？
- 2020-02-18· allegro导出网表求助
- 2020-02-18· 打开 OrCAD Capture CIS 错误 ，求大神
- 2020-02-18· 关于制板尺寸
- 2020-02-18· 层次设计中 层连接符号单网络为何检查不出来？
- 2020-02-18· 请问一个关于Soldermask的问题
- 2020-02-18· DDR3T型等长设置
