- 2020-03-03· allegro叠层设置中shield一栏的作用是什么？
- 2020-03-03· 50欧姆匹配线用CPW如何画？
- 2020-03-03· 自动布线设置原理图里同一网络如何分别设线宽？
- 2020-03-03· 请求各位高手能否给点Allegro PCB资料学习下呢
- 2020-03-03· LPWizard安装问题
- 2020-03-03· 新人入门学习allegro求视频教材
- 2020-03-03· design entry cis 层次设计疑问
- 2020-03-03· 为什么LP Wizard 导出的0805封装打开后是空白的？
- 2020-03-03· 为什么原理图部件属性会显示一黄条？
- 2020-03-03· PCB 板上为了防止高频干扰，放置过孔距阵，过孔的规格一般多大较合适？
- 2020-03-03· 求大神们指导下怎么使用Orcad生成allegro 16.2的网络表？
- 2020-03-03· ALLEGRO 封装导入以后 所有网络布线都报错，请指点
- 2020-03-03· 发现画板子真是个修心养性的活，大家来交流下哈
- 2020-03-03· 替换区域通孔~急 求教！
- 2020-03-03· Cadence菜单中英文对照.pdf
- 2020-03-03· VIA 是空心的，如何编程实心的？ 16.3版本
- 2020-03-03· 元件封装如何更新到PCB Editor里面
- 2020-03-03· 文件突然不见求助~
- 2020-03-03· 请教DDR布线中 串联终端电阻摆放位置的问题
- 2020-03-03· 怎么放置mark点...急！
- 2020-03-03· 求助，求高人帮忙下
- 2020-03-03· 帮忙看下Externally Determined Violation是那里出错
- 2020-03-03· Design Entry HDL请教
- 2020-03-03· 布线心理感受，欢迎交流
- 2020-03-03· 新手学CANDENCE:导网络表示出现以下错误，求高手指点！
