请教关于ADS中如何使用自己编写的Verilog-A行为模型
录入：edatop.com 阅读：
想用verilog-a编写行为级模型,现在代码已完成但是不知道怎么生成给原理图用的symbol,帮助文档中写的很简单,没怎么说,例子里面虽然有,但是看不出是怎么生成的?请大家使用过的帮帮我,谢谢！
首先，要建一个veriloga的cell，这个和新建schematic一样，只不过要在选项中选veriloga
编译通过就会问你是否要一个symbol.
大哥是在ADS中,不是在Cadence
申明：网友回复良莠不齐，仅供参考。如需专业解答，请学习本站推出的微波射频专业培训课程。
上一篇：Hiring - Analog IC Design Engineer
下一篇：请教如何仿真Bandgap的启动时间
