：PAD 次顶层金属与顶层金属之间连接问题
录入：edatop.com 阅读：
PAD 次顶层金属与顶层金属之间问题
A:他们之间的连接的孔的个数怎么确定?
我是这样理解：
一般CMOS工艺的VIA，都可满足1mA/via 且 1 ohm/via
那么只要输出时候，VIA的寄生电阻满足驱动能力，就可以了；
因为这里的寄生电阻越大，那么相当于人体模型中的等效电阻会更大；
有利于ESD
至于VIA的数量；因为CMOS工艺这里的1mA/via，应该是平均电流；
ESD时，是顺态电流；两者之间的关系；我却不知道怎么确定，量化；
B：他们之间连接的方法怎么选择?
曾经看过某些芯片的连接方法；
用两条平行的VIA群来连接；
一条放在PMOS漏端；
一条放在NMOS漏端；
我也认同这种方法比较好；
但对输入口（这里的保护结构不是用输出驱动管做保护）
那还有必要这么做吗?
A:他们之间的连接的孔的个数怎么确定?
我是这样理解：
一般CMOS工艺的VIA，都可满足1mA/via 且 1 ohm/via
那么只要输出时候，VIA的寄生电阻满足驱动能力，就可以了；
因为这里的寄生电阻越大，那么相当于人体模型中的等效电阻会更大；
有利于ESD
至于VIA的数量；因为CMOS工艺这里的1mA/via，应该是平均电流；
ESD时，是顺态电流；两者之间的关系；我却不知道怎么确定，量化；
B：他们之间连接的方法怎么选择?
曾经看过某些芯片的连接方法；
用两条平行的VIA群来连接；
一条放在PMOS漏端；
一条放在NMOS漏端；
我也认同这种方法比较好；
但对输入口（这里的保护结构不是用输出驱动管做保护）
那还有必要这么做吗?
申明：网友回复良莠不齐，仅供参考。如需专业解答，请学习本站推出的微波射频专业培训课程。
上一篇：請問各位大大有沒有以下書的解答
下一篇：DRACULA 检查
