PLL环路带宽和响应时间的问题
录入：edatop.com 阅读：
一直在想一个问题,为什么PLL的 loop bandwidth 越大，settle 就越快呢?怎么直观地去理解这个问题?希望得到指教。
这个问题有难度，只知道指数项上有固有频率，该频率与环路带宽成正比，Razavi书上有例题，固有频率越大，相应时间越小
和opamp一样理解 频域带宽越大 时域响应越快
when we take an opa with unity-gain feedback, then the bandwidth BW coincides with the GBW. When we apply a
step waveform to that amplifier, we expect the output to follow with a time constant 1/(2pGBW), as described by an
exponential.
频率的倒数是时间
时间的倒数是频率
申明：网友回复良莠不齐，仅供参考。如需专业解答，请学习本站推出的微波射频专业培训课程。
上一篇：现在的模拟ic就业形势
下一篇：CMOS电容结构
