ADC 采样电容取值问题
录入：edatop.com 阅读：
还是在做那个 6 bit，1G折叠插值ADC。
教科书上说采样电容取值的下限是根据 kT/C 噪声确定的，公式为 C>=12KT*(2^2B/Vfs^2)，其中 Vfs 为摆幅。
我计算了一下，大概只需要 1.5fF就够了……大家看看是不是这样的啊，大牛指点一下我这小菜鸟吧
教科书上说采样电容取值的下限是根据 kT/C 噪声确定的，公式为 C>=12KT*(2^2B/Vfs^2)，其中 Vfs 为摆幅。
我计算了一下，大概只需要 1.5fF就够了……大家看看是不是这样的啊，大牛指点一下我这小菜鸟吧
申明：网友回复良莠不齐，仅供参考。如需专业解答，请学习本站推出的微波射频专业培训课程。
上一篇：设计功放关于负载匹配的若干问题（还是感谢中）
下一篇：有关PLL的滤波器问题
