请教大牛们关于LC-VCO的一个问题

同问中

Vctrl应当接负极，负极会couple substrate的noise.

    PMOS变容管一端是G，一端是SDB，性质完全不一样，一般把栅接输出节点吧~

首先，做工程的人，相差很大到底是多大请说清楚。
说个思路自己去找答案吧，正接和反接的电容调节曲线是不一样的，所以先把两种情况下的KVCO仿真出来，在仿真一下相位噪声，对比一下noise summary，不出意外应该电流源和电源来的噪声比例增加了。具体为什么看看书吧

一般SDB接Vctrl，如果varactor是NMOS in Nwell 结构，这个Nwell对称底会有很大的寄生电容，如果SDB接到VCO 输出端，这个寄生电容会影响tank，但是如果SDB接到Vctrl，VCtrl是DC，这个寄生电容不会影响Vctrl，也不会影响Tank。

支持。下来看看。

申明：网友回复良莠不齐，仅供参考。如需专业解答，请学习本站推出的微波射频专业培训课程。