求教：用spectreVerilog跑混合仿时Verilog代码跑不出来！
录入：edatop.com 阅读：
求教为什么在modelsim下跑好的Verilog代码在spectreVerilog下跑不出来?输出全是零?为什么呀！
那位大侠知道的话，请不吝赐教，小妹甚是感激！
那位大侠知道的话，请不吝赐教，小妹甚是感激！
1,检查下digital stimuli 设了没有
2，接口电平设置是否正确
最主要的就是有没有设端口电压的信息
新手帮顶
dddddd
shide .设置好电压阈值
www www ww
申明：网友回复良莠不齐，仅供参考。如需专业解答，请学习本站推出的微波射频专业培训课程。
上一篇：折叠共源共栅结构增益问题
下一篇：求教一个噪声问题
