锁存比较器仿真问题，不知道是哪儿出问题了啊
录入：edatop.com 阅读：
如题：
刚学设计 所以很菜鸟
不知道是不是参数设置的问题
1、设计的比较器电路，第一级放大的输出，波形就很诡异，不知道是哪儿出的问题
2、大概因为偏置的问题，之后的输出更加不像话了
3、自偏置差分放大器单独仿真的时候还好，虽然波形不太规整，但是大概还对，但是结果再经过最后两级反相器就不靠谱了
电路图是这样的：
小编第一级输入怎么有个是时钟?
第一级pre-amp的输入dc电平是0.8v，不知道你用的是什么工艺，可能是低于输入管阈值的吧，你确定管子能导通吗?
恩恩 输入的比较电压 管子没有调好 所以不通
恩恩 管子截止了 应该调到饱和才行
申明：网友回复良莠不齐，仅供参考。如需专业解答，请学习本站推出的微波射频专业培训课程。
上一篇：祝贺一下
下一篇：求助关于集成时钟电路的问题
