关于0.13um工艺中估算宽长比的问题

一、请问在0.13um工艺中估算宽长比时，NMOS的Un*Cox与（Vgs-Vth）、PMOS的Up*Cox与（Vgs-Vth）一般取多少啊?
    二、还有就是我看拉扎维的书上说，一般NMOS的电子迁移率Un是PMOS的空穴迁移率Up的4倍，那是不是意味着在估算宽长比时，在相同Id下，一般PMOS的宽长比要取为NMOS的4倍?
哪位大哥知道麻烦赐教一下，谢谢了。

不一定取4倍，要综合考虑面积，延时和功耗等因素！
而且一般也不会取4倍这么大

   谢谢啊。
   那Un*Cox与Vgs-Vth这些一般取多少呢?

    看model文件里面能推出来的，或者直接仿真再反推

根据拉扎维的书和仿真后的结果反推一下，记住这个数量级以后就可以估算了

   但是我根据实际电路仿真后反推出来的结果，不同位置的MOS管以及相同位置的PMOS和NMOS管，它们的Un*Cox或者Up*Cox都有很大的不同啊，不过基本上是在一个数量级。

恩，感谢小编啊！学习了好多！

学习了的

.13工艺中也有PMOS与NMOS宽长比为1:1的.

仿个inverter，以1/2 VDD为cross point来确定比例吧

You can look into the standard digital library of your process. Usually the size ratio of  pmos to nmos is between 2 and 3

感谢啊！学习了好多

申明：网友回复良莠不齐，仅供参考。如需专业解答，请学习本站推出的微波射频专业培训课程。