IUS仿真用电容器件求助

录入：edatop.com 阅读：

用Verilog-A写了一个电容模型，然后生成一个symbol，用cadence AMS仿真，在creat netlist时报错
ncvlog: *E, NOTCMP: unit cap not found while paring.
Fail to compile.
请问这个错误是怎么造成的? 有人说是需要修改CDF属性，如果是CDF属性问题，怎么修改自己写的电容模型的CDF属性?

申明：网友回复良莠不齐，仅供参考。如需专业解答，请学习本站推出的微波射频专业培训课程。

上一篇：VCO 的 FOM求解谈论！
下一篇：RC网络