首页 > 微波/射频 > RFIC设计学习交流 > 关于feed through的问题

关于feed through的问题

录入：edatop.com 阅读：

翻了好几本书，艾伦的、拉扎维的，关于时钟馈通的解释，依旧云里雾里

哪位大大能以图示的NMOS解释下，为什么gate端电位从高转低时，D端电位下降的原因?

电容要放电

请问能再详细点吗?

Cgd 要放电,但是电压不能突变

申明：网友回复良莠不齐，仅供参考。如需专业解答，请学习本站推出的微波射频专业培训课程。

上一篇：LNA驱动级负载（连接网络分析仪）
下一篇：求教Veriloga中CLK上升沿的写法

射频和天线工程师培训课程详情>>

射频工程师养成培训课程套装，专家授课，让您快速成为一名优秀的射频工程师【More..】

微波/射频栏目

频道总排行